ADC12J4000
- Excellent Noise and Linearity up to and beyond FIN = 3 GHz
- Configurable DDC
- Decimation Factors from 4 to 32 (Complex Baseband Out)
- Usable Output Bandwidth of 800 MHz at
4x Decimation and 4000 MSPS - Usable Output
Bandwidth of 100 MHz at
32x Decimation and 4000 MSPS - Bypass Mode for Full Nyquist Output Bandwidth
- Low Pin-Count JESD204B Subclass 1 Interface
- Automatically Optimized Output Lane Count
- Embedded Low Latency Signal Range Indication
- Low Power Consumption
- Key Specifications:
- Max Sampling Rate: 4000 MSPS
- Min Sampling Rate: 1000 MSPS
- DDC Output Word Size: 15-Bit Complex (30 bits total)
- Bypass Output Word Size: 12-Bit Offset Binary
- Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
- IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
- FPBW (–3 dB): 3.2 GHz
- Peak NPR: 46 dB
- Supply Voltages: 1.9 V and 1.2 V
- Power
Consumption
- Bypass (4000 MSPS): 2 W
- Decimate by 10 (4000 MSPS): 2 W
- Power Down Mode: <50 mW
The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.
A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.
The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12J4000EVM — ADC12J4000 12 ビット、4.0GSPS、RF サンプリング A/D コンバータの評価基板
ADC12J4000EVM は、テキサス インスツルメンツの ADC12J4000 を評価するための評価基板 (EVM) です。ADC12J4000 は、低消費電力、12 ビット、4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きアナログ入力を採用しているほか、デジタル ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットの ADC 出力にも対応)、JESD204B インターフェイスを 1 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。
コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)
TIDA-00359 — GSPS ADC 向けクロック ソリューションのリファレンス デザイン
GSPS データ コンバータ向けの低コスト、高性能クロッキング ソリューション。このリファレンス デザインでは、低ノイズ周波数シンセサイザ TRF3765 を使用して、4GSPS A/D コンバータ (ADC12J4000) のサンプリング クロックを生成する方法について説明します。実験により、データシートと同等の SNR および SFDR 性能が確認されています。
TIDA-00431 — RF サンプリング 4-GSPS ADC、リファレンス デザイン、8GHz DC 結合差動アンプを使用
広帯域の無線周波数 (RF) レシーバは、無線機設計の柔軟性を大幅に高めます。広い瞬時帯域幅により、ハードウェアを変更することなく柔軟なチューニングが可能になり、さらに大きく離れた周波数にある複数のチャネルを同時に受信できます。
4GSPS の A/D コンバータ (ADC) と 8GHz の DC 結合型完全差動アンプのフロント エンドを採用した、広帯域 RF レシーバのリファレンス デザインです。アンプのフロントエンドは信号の利得を提供するとともに、DC までの信号を取り込むことを可能にします。これは、バラン結合入力では実現できません。
TIDA-00432 — Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ アレイ レーダー システム用
Xilinx VC707 プラットフォームを使用して 2 個の ADC12J4000 評価基板（EVM）を互いに同期する方法を示したシステム レベルのリファレンス デザインです。このリファレンス デザインの技術資料は、クロック スキームを含め、必要なハードウェアの修正とデバイスの構成法について説明しています。各評価基板用の設定ファイルの例が示されています。FPGA ファームウェアについて説明し、関連する Xilinx IP (...)
TIDA-00467 — 複数の JESD204B ADC を同期させるエミッタ位置特定用リファレンス デザイン
一般的なエミッタ位置推定の手法として、空間的に配置されたセンサ アレイから得られる信号の振幅および位相シフトのデータを用いる方法があります。このようなシステムでは、実際の測定データの誤差を最小限に抑えるために、センサ間の位相関係が決定論的に保たれることを保証することが重要です。本アプリケーション設計では、JESD204B インターフェースを備えた複数の A/D コンバータ (ADC) を同期させ
ADC から取得されるサンプル データの位相をそろえる方法について説明します。
TIDA-00826 — 50Ω、2GHz オシロスコープ フロント エンドのリファレンス デザイン
このリファレンス デザインは 50Ω 入力オシロスコープ アプリケーション向けアナログ フロント エンドの一部です。この評価プラットフォームにより、周波数ドメイン アプリケーションと時間ドメイン アプリケーションの両方で、DC ～ 2GHz 入力信号の処理が可能になります。
TIDA-01015 — デジタル オシロスコープ / ワイヤレス テスタ搭載 12 ビット高速 ADC 向け 4GHz クロックのリファレンス デザイン
TIDA-01017 — オシロスコープ、ワイヤレス テスタ、レーダー向けの高速マルチチャネル ADC クロックのリファレンス デザイン
TIDEP0034 — 66AK2L06 JESD204B アタッチ / 広帯域 ADC/DAC 搭載 DSP + ARM プロセッサ
このリファレンス デザインは、高速データ コンバータへの接続に FPGA や ASIC を使用しているデベロッパーを対象にしており、性能の向上、コスト、消費電力、サイズの大幅低減により、開発期間の短縮が可能になり、JESD204B インターフェイスとデジタル フロント エンド (DFE) 処理機能を統合した広範囲で利用できる初のプロセッサを搭載しています。ADC12J4000 と DAC38J84 に接続すると、試験、測定、防衛アプリケーション向けの効率的なソリューションを実現できます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (NKE) | 68 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。