TIDA-01540

デッド・タイム挿入機能搭載ゲート・ドライバを使用する 3 相インバータのリファレンス・デザイン

TIDA-01540

設計ファイル

概要

The TIDA-01540 reference design reduces system cost and enables a compact design for a reinforced isolated 10kW three phase inverter. A lower system cost and compact form factor is achieved by using a dual gate driver in a single package and bootstrap configuration to generate floating voltages for the gate drive power supply. The dual gate driver UCC21520 has a built-in dead time insertion configurable by a resistor option. The unique dead time insertion protects the three phase inverter against shoot-through due to overlap of the input PWM signal. System reliability is improved by implementing protection against overload, short circuit, ground fault, DC bus undervoltage and overvoltage, and IGBT module overtemperature in hardware.

特長
  • Reinforced, isolated inverter suited for 200-V to 690-V AC drives rated up to 10 kW
  • Reinforced, isolated, half-bridge gate driver have excellent propagation delay matching to enable smaller dead time (lower distortions and lower power losses)
  • Integrated interlock, dead time, and insertion protects IGBT when PWM input signals overlap (programmable dead time)
  • STO and fail-safe measure against primary-side logic failures, is more reliable with a disable signal that simultaneously shuts down both high and low-side gate drive outputs to IGBTs
  • UCC21520 has high CMTI (100 kV/µs) for high robustness against switching transients
  • UCC21520 rejects input pulses and noise transients shorter than 5 ns to avoid false turnon or turnoff of IGBTs

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

JAJU432.PDF (1090 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRU26A.PDF (590 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRU27.PDF (98 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRU28.PDF (538 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRU30A.ZIP (4705 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCE53.ZIP (440 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRU29.PDF (3057 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

NAND ゲート

SN74LVC1G10シングル、3 入力、1.65V ~ 5.5V NAND ゲート

データシート document-pdfAcrobat PDF
コンパレータ

TLC372デュアル、汎用、LinCMOS™ 差動コンパレータ

データシート document-pdfAcrobat PDF
シャント電圧リファレンス

TL431調整可能な高精度シャント・レギュレータ

データシート document-pdfAcrobat PDF open-in-new HTML
シリーズ電圧リファレンス

REF2033Vref は 3.3V、低ドリフト、低消費電力、Vref と Vref/2 のデュアル出力、電圧リファレンス

データシート document-pdfAcrobat PDF open-in-new HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV1117800mA、15V、リニア電圧レギュレータ

データシート document-pdfAcrobat PDF open-in-new HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV704150mA、24V、超低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート document-pdfAcrobat PDF
絶縁型アンプ

AMC1301電流センス向け、±250mV 入力、高精度、強化絶縁型アンプ

データシート document-pdfAcrobat PDF open-in-new HTML
絶縁型アンプ

AMC13112V 入力、高精度、電圧センシング、強化絶縁型アンプ

データシート document-pdfAcrobat PDF
絶縁型ゲート・ドライバ

UCC215205.7kVrms, 4A/6A dual-channel isolated gate driver w/ dual input, disable pin, 8V UVLO in DW package

データシート document-pdfAcrobat PDF open-in-new HTML
絶縁型ゲート・ドライバ

UCC21540デュアル入力、DT ピン採用、DW または DWK パッケージ封止、8V UVLO 機能搭載、5.7kVrms、4A/6A、デュアルチャネル絶縁型ゲート・ドライバ

データシート document-pdfAcrobat PDF open-in-new HTML
高精度オペアンプ (Vos が 1mV 未満)

OPA320高精度、ゼロクロスオーバ、20MHz、0.9pA Ib、PRIO、CMOS オペアンプ

データシート document-pdfAcrobat PDF open-in-new HTML

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
アプリケーション・ノート Designing With the Improved TL431LI (Rev. A) 2019年 6月 28日
設計ガイド デッド・タイム挿入が組み込まれたゲート・ドライバを使用する三相 インバータのリファレンス・デザイン 英語版をダウンロード 2017年 12月 7日

関連する設計リソース

ハードウェア開発

開発キット
LAUNCHXL-F28379D C2000 Delfino マイコン F28379D 向け LaunchPad™ 開発キット

リファレンス・デザイン

リファレンス・デザイン
TIDA-00366 電流 / 電圧 / 温度保護機能搭載、強化絶縁型 3 相インバータのリファレンス・デザイン

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ