위상 배열 레이더, 무선 통신 테스터 및 전자전 같은 고속 완제품을 위한 아날로그 프론트 엔드에는 동기화된 다중 트랜시버 신호 체인이 필요합니다. 각 트랜시버 신호 체인에는 고속, ADC(아날로그-디지털 컨버터), DAC(디지털-아날로그 컨버터) 및 클록 서브시스템이 포함됩니다. 클록 서브시스템은 정확한 지연 조정이 가능한 저잡음 샘플링 클록을 제공하여 신호 대 잡음 비율(SNR), SFDR(스퓨리어스 프리 동적 범위), IMD3, ENOB(유효 비트 수) 등과 같은 최적의 시스템 성능과 가장 낮은 채널 간 스큐를 달성합니다. 이 레퍼런스 설계는 AFE7444 EVM을 사용하여 멀티 채널 JESD204B 클록 생성 및 시스템 성능을 보여줍니다. 최대 2.6GHz의 무선 주파수의 6GSPS/3GSPS DAC/ADC 클록으로 10ps 미만의 채널 간 스큐 성능과 SNR 및 SFDR과 같은 시스템 성능은 AFE7444 데이터 시트 사양과 비슷합니다.
완조립 보드는 테스팅과 성능 검증을 위해서만 개발되었으며 판매를 위한 것이 아닙니다.
바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.
설계 구성요소, 참조 지정자 및 제조업체/부품 번호의 전체 목록
TI 제품을 설계 및 잠재적 대안에 포함합니다.
| 유형 | 직함 | 최신 영어 버전 다운로드 | 날짜 | ||
|---|---|---|---|---|---|
| * | 설계 가이드 | Multichannel RF transceiver clocking reference design for RADARs and wireless 5G | 2019. 2. 27 |