SN74CBTLV3257
- 5Ω Switch Connection Between Two Ports
- Rail-to-Rail Switching on Data I/O Ports
- Ioff Supports Partial-Power-Down Mode Operation
- Latch-Up Performance Exceeds 100mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
- 2000V Human-Body Model (A114-A)
- 200V Machine Model (A115-A)
The SN74CBTLV3257 device is a 1-of-8 high-speed FET multiplexer/demultiplexer. The low on-state resistance of the switch allows connections to be made with minimal propagation delay. The select inputs (S0, S1, S2) control the data flow. The FET multiplexers/demultiplexers are disabled when the output-enable ( OE) input is high. This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current cannot backflow through the device when it is powered down. The device has isolation during power off. To ensure the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
您可能會感興趣的類似產品
具備升級功能,可直接投入使用替代所比較的裝置。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74CBTLV3257 Low-Voltage 4-Bit 1-of-2 FET Multiplexer/Demultiplexer datasheet (Rev. N) | PDF | HTML | 2026/7/15 | ||
| 應用說明 | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022/6/2 | |||
| 應用說明 | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/1 | |||
| Application brief | Enabling SPI-Based Flash Memory Expansion by Using Multiplexers (Rev. B) | PDF | HTML | 2021/10/7 | |||
| Application brief | Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) | PDF | HTML | 2021/1/6 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
DLPDLCR4710EVM-G2 — Full HD DLP4710 晶片組評估模組
PP-SALB2-EVM — PP-SALB2-EVM 智慧放大器喇叭特性化基板評估模組 (學習板 2)
此電路板支援:TAS2555YZEVM、TAS2557EVM 及 TAS2559EVM。
智慧型放大器喇叭特性化基板與支援的 TI 智慧型放大器和 PurePath Console 軟體一起使用時,可讓使用者測量喇叭偏移、溫度及其他參數,以搭配 TI 智慧型放大器產品使用。 整個解決方案提供方便使用的逐步程序,引導您完成整個喇叭特性化程序。 完成特性化後,喇叭參數會自動載入 PurePath Console 中,以便開始進行微調,並透過喇叭保護功能獲得最佳音質。
TMDSCSK388 — DM38x 攝影機入門套件 (CSK)
DM38x 攝影機入門套件 (CSK) 可讓開發人員開始設計無線或有線連接的數位視訊應用,例如監控攝影機、車用 DVR、內視鏡、穿戴式運動相機、無人機、視訊門鈴、嬰兒監視器以及其他連線視訊產品。
DM38x CSK 由 DM388 處理器電路板與 TMDSCSKCC I/O 共用載板組成。處理器電路板為 60mm × 44mm 的小型設計,內含 DM388 裝置、電源元件、記憶體與 TI WiLink 8 WiFi/Bluetooth®/BLE 模組。其設計用途為量產系統的硬體參考。此載板為共用型設計,可視需要搭配其他數位媒體 (DM) 處理器電路板使用。隨附的 Leopard Imaging (...)
TMDXEVM368 — TMS320DM36x 評估模組
TMS320DM36x 數位視訊評估模組 (DVEVM) 可協助開發人員立即開始評估 TI 的 Digital Media (DMx) 處理器,並開始建置各種數位視訊應用,例如 IP 保全攝影機、運動相機、無人機、穿戴式裝置、數位看板、視訊門鈴以及其他數位視訊產品
TMS320DM36x DVEVM 可讓開發人員為 ARM 編寫可立即生產的應用程式程式碼,並提供使用 DMx API 存取 HDVICP 協同處理器核心的權限,以便立即開始執行 TMS320DM368 和 TMS320DM365 數位媒體處理器的應用開發作業。
LEADED-ADAPTER1 — 適用於快速測試 TI 的 5、8、10、16 及 24 針腳引線封裝的表面貼裝至 DIP 接頭適配器
EVM-LEADED1 板可用於快速測試和搭建 TI 常見的有引腳封裝 此電路板具備板上配置,可將 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面黏著封裝轉換為 100mil DIP 排針。
LEADLESS-ADAPTER1 — 用於測試 TI 的 6、8、10、12、14、16 和 20 針腳無引線封裝的表面貼裝至 DIP 接頭適配器
TIDA-00179 — 至絕對式編碼器的通用數位介面參考設計
TIDA-00179 是一種符合 EMC 標準的通用數位介面,用於連接絕對位置編碼器,例如 EnDat 2.2、BiSS®、SSI 或 HIPERFACE DSL®。此參考設計支援 15 V 至 60 V(標稱 24 V)的寬輸入電壓範圍。具有 3.3-V 邏輯 I/O 訊號的連接器可直接介接至 Sitara AM437x 或 Delfino F28379 等主機處理器,以執行對應的主要通訊協定。
主要實作可在 Sitara AM437x(EnDat2.2、BiSS 和 HIPERFACE DSL)或 Delfino DesignDRIVE(EnDat2.2 和 BiSS (...)
TIDA-01021 — 適用於 DSO、雷達和 5G 無線測試儀的多通道 JESD204B 15 GHz 時鐘參考設計
TIDA-01023 — 適用於雷達和 5G 無線測試器的高通道數 JESD204B 時脈產生參考設計
TIDA-01024 — 適用於雷達和 5G 無線測試器的高通道數 JESD204B 菊輪鍊時鐘參考設計
TIDA-01226 — 採用 DLP Pico 技術的精巧型 Full HD 1080p (高達 16 安培) 投影顯示參考設計
TIDEP0043 — Acontis EtherCAT 主站架構參考設計
Acontis EC-Master EtherCAT 主站堆疊是一款高度可攜的軟體堆疊,可用於各種嵌入式平台。EC-Master 支援高性能 TI Sitara MPU,並提供精密的 EtherCAT 主站解決方案,客戶可用來實作 EtherCAT 通訊介面電路板、EtherCAT 型 PLC 或動作控制應用。EC-Master 架構設計不需要安排其他任務,因此即使在無作業系統的平台上也可使用完整堆疊功能,例如在 AM335x 上支援的 TI Starterware。由於這種架構結合高速乙太網路驅動器,因此可在 Sitara 平台上以 100 微秒以內的短週期時間實作 EtherCAT (...)
TIDEP0054 — 適用於變電所自動化的平行備援通訊協定 (PRP) 乙太網路參考設計
此為高可靠性、低延遲網路通訊的參考設計,適用於智慧電網傳輸與配電網路中的變電所自動化設備。其使用 PRU-ICSS 支援 IEC 62439 標準中的平行備援通訊協定 (PRP) 規格。此參考設計是 FPGA 方法的低成本替代方案,並可在新增功能時提供靈活性與性能,例如無需額外元件的 IEC 61850 支援。
TIDEP0057 — 基於 PRU-ICSS 並採用 AM437x 的多協定數位位置編碼器主介面參考設計
這是基於 Sitara™ 處理器的工業通訊參考設計,配備可編程即時單元及工業通訊子系統 (PRU-ICSS)。本設計說明整合式多協定數位位置編碼器主站介面支援功能。支援的數位位置編碼器主站協定包括 EnDat 2.2、HIPERFACE DSL® 及 BiSS C。此整合式多協定編碼器主站的優勢在於無需額外的現場可程式化閘陣列 (FPGA)、特殊應用積體電路 (ASIC) 和可編程邏輯裝置 (PLD),即可支援多種編碼器協定,從而節省成本並減少電路板空間。本參考設計採用單晶片驅動評估板 (TMDSIDK437X) 以及通用數位介面絕對位置編碼器參考設計 (TIDA-00179)。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
| SSOP (DBQ) | 16 | Ultra Librarian |
| TVSOP (DGV) | 16 | Ultra Librarian |
| VQFN (RGY) | 16 | Ultra Librarian |
| UQFN (RSV) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。