電源レールはすべて、セクション 9.2 に示すように、低 ESR セラミック・コンデンサでバイパスする必要があります。
PGND、DGND、および GND に低インピーダンス接続を確立し、グランド・ノイズを最小限にするには、複数の伝導性エポキシでコーティングされたビアを持つグランド・プレーンをレイアウトに使用する必要があります。
このデバイスでは、以下のレイアウト設計要件に従うことが推奨されています。
- 大電流を通す次の信号には、広いパターンを使用してください:PVDDH、PVDDL、PGND、DGND、GND、およびスピーカの OUTP、OUTN。
- PGND ピンはグランド・プレーンに直接接続して短絡させてください。
- DGND ピンはグランド・プレーンに直接接続してください。
- VSNSP と VSNSN は、スピーカにできる限り近づけて接続してください。
- 出力に EMI フェライトが使用されている場合は、VSNSP と VSNSN は EMI フェライト・フィルタとスピーカの間に接続してください。
- VSNSP と VSNSN の配線は分けて、スイッチング信号 (インターフェイス信号、スピーカ出力、ブートストラップ・ピン) からシールドしてください。
- ブートストラップ・コンデンサは、BST ピンにできる限り近づけて配置してください。
- PVDDH と PVDDL のデカップリング・コンデンサは、ピンにできる限り近づけて配置してください (セクション 12.2 を参照)。