JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

汎用入出力

TMS320F2800x マイクロコントローラには、さまざまな数の汎用 I/O (GPIO) ピンが搭載されています。デバイスのデジタル入出力として機能し、これらの GPIO 対応ピンは標準的な GPIO として、またはペリフェラル I/O 信号として使用するように構成できます。この設計により、さまざまなアプリケーションで C2000 デバイスを使用するときに優れた柔軟性が得られます。最大 12 の独立したペリフェラル信号が 1 つの GPIO 対応ピンに多重化され、同じペリフェラルに複数の GPIO ピンの 1 つからアクセスできます。

各 GPIO ピンの最大駆動強度 (シンク / ソース電流) は 4mA です。F28002x/F28004x の最大トグル周波数は 25MHz で、立ち上がり / 立ち下がり時間は 8ns です。F28004x では、これは GPIO23_VSW を除くすべての GPIO に当てはまります。F280013x/F28003x では、最大トグル周波数は 50MHz で、立ち上がり / 立ち下がり時間は同じ 8ns です。

GUID-20210414-CA0I-VXPQ-BWP1-3SQTKH0CTQVT-low.gif図 3-4 GPIO 出力のタイミング

リセット時、GPIO ピンは入力として定義されます。これらのピンには、デバイスのブート時およびリセット時にすべてディセーブルされる内部プルアップがあります。これらのプルアップは、ソフトウェアを使用して選択的にイネーブルまたはディセーブルできます。未接続入力がフローティングになるのを回避するため、ブート ROM は、特定のパッケージで未接続の GPIO ピンについて、内部プルアップを自動的にイネーブルにします。また、すべての GPIO ピンは、デバイスの起動中およびファームウェアで構成されるまでは、ハイ・インピーダンスになります。これは、PWM 信号、リレー・ドライバ、チップ・セレクトなどに、電源投入時に状態を強制するために外部プル抵抗が必要であるということです。

追加機能として、GPIO 入力を使用して、入力認定を介して不要なノイズ・グリッチを除去できます。入力認定には、同期なし (非同期入力)、SYSCLKOUT との同期、サンプリング・ウィンドウを使用した認定の 3 つのオプションがあります。ペリフェラル入力として構成されたピンは、3 つのオプションのいずれかで構成できます。GPIO として構成されたピンでは、SYSCLKOUT 同期およびサンプリング・ウィンドウを使用した認定のみを使用できます。この機能の詳細とその機能を使用した設計方法については、デバイスのテクニカル・リファレンス・マニュアルの「入力認定」セクションを参照してください。

デバイスのピン選択の構成に加えて、デバイスで汎用 I/O (GPIO) リソースを使用する場合のベスト・プラクティスにも注意することが重要です。C2000 デバイスには、ADC、DAC、PGA、CMPSS など、より多くのオンボード・アナログ・ペリフェラルが継続的に統合されており、システム・レベルのコスト削減を達成するのに役立ちます。ただし、これらの追加ペリフェラルにより、類似のピン・パッケージを維持しようとするときに使用可能な GPIO の数が少なくなります。そのため、カスタム・システムを設計するときは、GPIO の使用を最大限にすることが重要です。テキサス・インスツルメンツが提供するガイド『C2000 デバイスで GPIO を最大限に使用する方法』に、GPIO の使用方法と、IO エクスパンダの必要性を低減するための一般的な推奨事項が示されています。