JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

4.6 トレースとビアを使用した信号配線

信号を適切に配線するため、トレースが 90 度の角度で曲がっていないことを確認してください。これはほとんどの PCB 設計ソフトウェアでは自動で行われますが、すべてのトレースでこのプロパティを確認することをお勧めします。トレースは曲げを 45°未満にするか、または可能な場合は曲線に沿って配線する必要があります。これにより、トレースに沿った反射や特性インピーダンスの変化が低減され、放射が減少します。直角にすると、コーナー領域の静電容量が増加し、インピーダンスが変化するだけでなく、反射も発生します。また、隣接する層の信号が垂直に (90 度の角度で) 交差するようにすることをお勧めします。これにより、信号間のクロストークが低減され、信号間の外乱を最小限に抑えることができます。トレース間に十分な間隔を確保すると、特に立ち上がり / 立ち下がり時間が短い信号で、クロストークを低減させることもできます。

GUID-7C1618B9-8C17-4C15-9062-D5C7C73F3406-low.gif図 4-10 トレース信号の適切な配線

ボード上の特定の信号は、トレース幅を広くする必要があります。特に、電源の配線や大電流パスには、広いトレースを使用する必要があります。トレースを広くすると、これらの配線でパスのインダクタンスを低く維持できます。これにより、これらのパスでの電圧降下と電力損失を低減し、不要な放熱を削減できます。

多層基板上でトレースを配線する場合、通常は信号を異なる層に配線する必要があります。ビアは異なる層間で信号を交差させるために使用されますが、ビアは数を少なくし、必要な場合のみ使用するようにしてください。これらのビアは、基板上のプレーン全体に穴を設けることに加えて、基板で発生する EMI、特に頻繁にスイッチングする信号に悪影響を及ぼす可能性もあります。システムの PinMux 選択と回路図を変更することで、信号配線を改善できます。ピンを割り当て直すと、トレースの配線を最適化し、トレース長を短くし、ビアの必要性を低減するのに役立ちます。

ビアを使用する場合、ビアをテンティングするかどうかは重要な考慮事項です。この手法には多くの利点がありますが、基板の製造コストが増加します。半田マスク付きのテンティング・ビアは、ビアを腐食から保護し、ビアの劣化を低減できます。高集積度基板では、テンティング・ビアによりシルクスクリーンが通常のテンティングされていないビアにくっつくことがなくなるので、シルクスクリーンの配置と再利用が容易になります。テンティングは偶発的な短絡を防止するのにも役立ちます。たとえば、コネクタをテンティングなしのビア上に配置すると、電気的短絡が発生する可能性があります。ビアをテンティングできるかどうかは、ビアのサイズによって異なります。小さなビアはより大きいビアよりも簡単に埋めることができます。大きなビアをテンティングできるかどうかは、基板のメーカーによって異なります。