電磁両立性 (EMC) とは、他のシステムからの干渉や外乱が発生した場合でも、電子部品が適切に機能する能力を意味します。最も注意すべきなのが電磁干渉 (EMI) です。EMI とは、デバイスや付近にある他のデバイスから放射される無線周波数エネルギーです。このような外乱は、伝導と放射により伝搬し、デバイスに影響を及ぼす可能性があります。

そのため、システムを設計する際には、基板から放射と伝導の両方により伝搬する EMI が、規制規格で許容される最大値を超えないようにすることが重要です。ハードウェア設計者は、放射 EMI と伝導 EMI を最小限に抑え、認定の制限をかなり下回るレベルにする必要があります。同様に、周囲にある他のシステムから電磁エネルギーが放射および伝導された場合でも適切に機能するように、ボードには十分なシールドを設計する必要があります。

PCB、コネクタ、ケーブルなど、システム内のほとんどのコンポーネントは、EMI の発生源となります。特に、高周波と高速スイッチングの電流および電圧を使用するボードを設計する場合は、すべてのトレースが電磁エネルギーを放射するアンテナとして機能します。放射の 5 つの主要な原因は、トレースで伝搬されるデジタル信号、電流リターン・ループ領域、不適切な電源フィルタリングまたはデカップリング、伝送ライン効果、電源プレーンとグランド・プレーンの欠如です。高速スイッチング・クロック、外部バス、PWM 信号は、制御出力およびスイッチング電源として使用されます。この電源は EMI のもう 1 つの主な要因です。RF 信号は基板の 1 つのセクションから別のセクションに伝搬し、EMI を形成することがあります。スイッチング電源はエネルギーを放射するため、EMI テストに不合格となる可能性があります。

基板とその部品から発生する不要な EMI を低減するため、回路図とレイアウトの設計プロセス全体で以下のガイドラインに従ってください。

• 値が異なる複数のデカップリング・コンデンサと、適切な電源デカップリング手法を使用します。すべてのコンデンサに自己共振周波数があることに注意してください。
• 電源に適切なフィルタ・コンデンサを配置します。これらのコンデンサとデカップリング・コンデンサの等価直列インダクタンス (ESL) は低くする必要があります。
• 配線層にスペースがある場合は、グランド・プレーンを作成します。これらのグランド領域をビアを介してグランド・プレーンに接続します。1/4 インチのビア・グリッドを作成するのが理想的です。
• 高周波信号 (下位アドレス・ライン、クロック信号、シリアル・ポートなど) は通常、CMOS 入力で終端されます。これは、100KΩ を超える抵抗と通常 10pF のコンデンサを並列接続した負荷に相当します。このような負荷を充電 / 放電すると、ピーク電流が大きくなります。可能な解決策は、直列終端抵抗 (約 50Ω) を追加し、最適なシグナル・インテグリティを実現するために抵抗を微調整することです。伝送ラインの理論によれば、合計出力抵抗 (内部 + 外部) がライン・インピーダンス (通常 70Ω～120Ω) より小さい場合、速度に悪影響を及ぼすことはありません。一般に、タイミングがそれほど重要でない場合は、直列終端抵抗を追加して信号の立ち上がり時間を短縮します。この方法では、低コストで大きな利点が得られます。
• 通常、3 相 H ブリッジ・スイッチのオン / オフを駆動する PWM 信号は、電流スパイクを引き起こします。対称型 PWM は、非対称 PWM に比べて、dU/dt と di/dt に関連する EMI を約 66% 削減します。空間ベクトル PWM も、PWM 周期に対して対称です。ただし、PWM の 1 周期中にスイッチングされるトランジスタは 2 つだけなので、対称型 PWM と比較してスイッチング損失と EMI 放射が 30% 減少します。
• 電流ループは可能な限り小さくします。必要なデカップリング・コンデンサをできるだけ多く追加します。ループ領域を減らすため、常に電流リターン・ルールを適用します。
• 高速信号は他の信号から距離を置き、特に入出力ポートやコネクタから離して配置します。
• 電流リターン・ルールを適用してグランドを互いに接続すると同時に、アナログ部分のグランド・プレーンを絶縁します。プロジェクトで ADC を使用せず、アナログ回路が存在しない場合は、グランドを絶縁しないでください。
• グランド分離をフェライト・ビーズに接続しないでください。高周波では、フェライト・ビーズのインピーダンスが高くなり、プレーン間または PC 基板のスタックアップ間に大きなグランド電位差が生じるので、できるだけ多くの電源プレーンとグランド・プレーンを追加します。電源プレーンとグランド・プレーンを隣接させ、低インピーダンスのスタックアップまたは大きな自然容量のスタックアップを実現します。
• ボックスから出力されるすべての信号、またはボックスに入力されるすべての信号に EMI Pi フィルタを追加します。
• システムが EMI テストに不合格になった場合は、不合格となった周波数をトレースしてソースを特定します。たとえば、設計が 300MHz で不合格となったが、基板上にはその周波数で動作しているものはないとします。この場合、ソースは 100MHz 信号の 3 次高調波である可能性が高いと考えられます。
• 不合格となった周波数が同相モードと差動モードのどちらであるかを判定します。ボックスに接続されているすべてのケーブルを取り外します。放射が変化した場合は同相モードです。変化しなかった場合は差動モードです。次に、ソースに移動し、終端またはデカップリングを使用して放射を低減します。同相モードの場合は、入力と出力に Pi フィルタを追加します。ケーブルに共通チョークを追加するのは効果的なソリューションですが、EMI を低減するにはコスト高です。

PCB 設計プロセス全体を通して EMI/EMC の問題を低減する方法の詳細については、『EMI を低減するための PCB 設計ガイドライン』および『電磁両立性向上のためのプリント基板レイアウト』を参照してください。