JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

3.7.1 JTAG/cJTAG

F2800x デバイスには、以下の 4 つの専用ピンを持つ JTAG ポート (TMS、TCK、TDI、TDO) があります。これらは、テスト・モード選択、テスト・クロック、テスト・データ入力、テスト・データ出力に対応しています。通常動作時に JTAG をリセット状態に維持するため、ボード上の外部 2.2kΩ プルアップ抵抗で TMS ピンを VDDIO に接続する必要があります。TMS と TCK のみを搭載したコンパクトな 2 ピン JTAG インターフェイスである cJTAG (IEEE 標準 1149.7) 用のポートもあります。cJTAG を使用する場合、他のデバイス機能を従来の GPIO35 (TDI) および GPIO37 (TDO) ピンに多重化して、完全なエミュレーションおよびデバッグ機能を実現できます。

JTAG と cJTAG のどちらを選択するかを決定する際は、インターフェイス速度、デバッグ機能、ピンの制約などのシステム要件を考慮してください。JTAG は cJTAG に比べておよそ 2～3 倍高速なため、インターフェイス速度が非常に重要な場合は JTAG を使用する必要があります。また、JTAG を使用すると、1 つの JTAG ヘッダーで複数のデバイスをデイジーチェーン接続することもできます。ピンの使用に制限がある場合は、cJTAG を使用する必要があります。cJTAG を使用すると、デバイス上の 2 つの GPIO ピンが解放されます。cJTAG では、性能が下がることに加え、TMS ピンが双方向になるため、絶縁手法に影響することがあります。全体として、ピンの使用に制約がない場合は、性能上の利点があるため、通常の JTAG を使用することを推奨します。

すべての C2000 評価基板に JTAG デバッグ・プローブが含まれていますが、ボードに JTAG デバッグ・プローブを直接実装することは推奨しません。すべての EVM には、効率的なデバッグとエミュレーションを可能にするこれらのヘッダーと、EVM をスタンドアロンのデバッグ・プローブとして使用できる機能が含まれています。実際の C2000 アプリケーションでは、オンボードのデバッグ・プローブは必要なく、追加のコストが発生します。代わりに、JTAG 機能が必要な場合は、外部プローブに接続するために JTAG ヘッダーを含めることを推奨します。MCU ターゲットと JTAG ヘッダーが 6 インチ (15.24cm) よりも離れている場合や、JTAG チェーン上に他のデバイスが存在する場合は、各 JTAG 信号にバッファを配置する必要があります。

GUID-20210414-CA0I-SRWN-HLHF-C7XHW9TCXWFQ-low.gif図 3-16 標準的な JTAG プローブ接続
注: TDI と TDO は、それぞれ対応するピンにデフォルトで選択されています。内部プルアップは、デフォルトで無効になっています。JTAG を使用する場合、フローティング・ピンを回避するため、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要があります。cJTAG を使用する場合、これらのピンは GPIO として使用できます。

C2000 デバイスで JTAG を使用する方法の詳細については、『C2000 MCU JTAG コネクティビティのデバッグ』を参照してください。