JAJSGA8G September   2018  – April 2026 TPS1663

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ホット プラグインおよび突入電流の制御
        1. 8.3.1.1 サーマル レギュレーション ループ
      2. 8.3.2  低電圧誤動作防止 (UVLO)
      3. 8.3.3  過電圧保護 (OVP)
      4. 8.3.4  過負荷および短絡保護
        1. 8.3.4.1 過負荷保護機能
        2. 8.3.4.2 短絡保護
          1. 8.3.4.2.1 出力短絡時の起動
      5. 8.3.5  出力電力制限、PLIM (TPS16632 および TPS16637)
      6. 8.3.6  電流モニタ出力 (IMON)
      7. 8.3.7  フォルト応答 (FLT)
      8. 8.3.8  パワー グッド出力 (PGOOD)
      9. 8.3.9  IN、P_IN、OUT、GND ピン
      10. 8.3.10 サーマル シャットダウン
      11. 8.3.11 低電流シャットダウン制御 (SHDN)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 電流制限スレッショルド R(ILIM) の選択のプログラミング
        2. 9.2.2.2 低電圧誤動作防止および過電圧設定点
        3. 9.2.2.3 出力電圧ランプ時間の設定 (tdVdT)
          1. 9.2.2.3.1 サポート コンポーネントの選択 RPGOOD および C(IN)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 シンプルな 24V 電源パス保護
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGE|24
  • PWP|20
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

TPS1663 TPS16630 RGE パッケージ、24 ピン VQFN(上面図)図 5-1 TPS16630 RGE パッケージ、24 ピン VQFN(上面図)
TPS1663 TPS16637 PWP パッケージ、20 ピン HTSSOP(上面図)図 5-3 TPS16637 PWP パッケージ、20 ピン HTSSOP(上面図)
TPS1663 TPS16630 PWP パッケージ、20 ピン HTSSOP(上面図)図 5-2 TPS16630 PWP パッケージ、20 ピン HTSSOP(上面図)
TPS1663 TPS16632 および TPS16637 RGE パッケージ、24 ピン VQFN (上面図)図 5-4 TPS16632 および TPS16637 RGE パッケージ、24 ピン VQFN (上面図)
表 5-1 ピンの機能
ピン タイプ(1) 説明
名称 TPS16630 TPS16632 および TPS16637
VQFN HTSSOP VQFN HTSSOP
IN 1 1 1 1 P 電源入力.内部外部 FET のドレインに接続します。
2 2 2 2
— 3 — 3
P_IN 5 6 5 6 P デバイスの電源電圧P_IN は常に IN に直接接続してください。
UVLO 6 7 6 7 I プログラマブルな低電圧誤動作防止スレッショルドを設定するための入力。低電圧イベントが発生すると、内部 FET がオフになり、FLT がアサートされて電源障害を通知します。
OVP 7 8 — — I 可変過電圧保護スレッショルドを設定するための入力 (TPS16630 のみ)。過電圧イベントが発生すると、内部 FET がオフになり、FLT がアサートされて過電圧障害を通知します。
プリム — — 7 8 I 可変出力電力制限スレッショルドを設定するための入力 (TPS16632 および TPS16637)。PLIM と GND の間に抵抗を接続して、出力電力制限を設定します。PLIM 機能を使用しない場合は、PLIM を GND に直接接続します。「出力電力制限、PLIM (TPS16632 のみ)」セクションを参照してください。
GND 8 9 8 9 — GND をシステム グランドに接続します。
dVdT 9 10 9 10 I/O このピンと GND との間にコンデンサを接続することで、出力電圧のスルーレートが設定されます。このピンをフローティング状態にしておくと、デバイスがサーマル レギュレーション モードで起動し、出力の高速充電が可能となります。「ホット プラグインおよび突入電流の制御」のセクションを参照してください。
ILIM 10 11 10 11 I/O このピンと GND の間に接続された抵抗により、過負荷制限が設定されます。「過負荷および短絡保護」セクションを参照してください。
モード 11 12 11 12 I 過負荷フォルト応答用のモード選択ピン。「デバイスの機能モード」セクションを参照してください。
SHDN 12 13 12 13 I シャットダウン ピン。SHDN を Low にすると、デバイスは 低消費電力シャットダウン モードに移行します。SHDN ピン電圧をサイクルすると、フォルト状態によってラッチ オフされたデバイスがリセットされます。
IMON 13 14 13 14 O アナログ電流モニタ出力。このピンは、内蔵 FET を介して、電流を所定の比率で縮小した電流を供給します。このピンと GND との間の抵抗は、電流をそれに比例した電圧に変換します。使用しない場合は、フローティングのままにします。
FLT 14 15 14 15 O フォルト イベント インジケータ。このピンは、オープン ドレイン出力です。使用しない場合は、フローティングのままにするか、GND に接続します。
PGOOD 16 16 16 16 O アクティブ High。High は、内部 FET がエンハンスされていることを示します。フォルト時に内部 FET がオフになった場合、または、SHDN が Low になると、PGOOD は Low になります。PGOOD を使用しない場合は、GND に接続するか、フローティングのままにします。
OUT 17 18 17 18 P デバイスの電源出力。
18 19 18 19
— 20 — 20
N.C 3 4 3 4 — 接続なし。
4 5 4 5
15 17 15 17
19 — 19 —
20 — 20 —
21 — 21 —
22 — 22 —
23 — 23 —
24 — 24 —
PowerPAD™ — ヒート シンクのために PowerPAD を GND プレーンに接続します。PowerPAD を GND への唯一の電気的接続として使用しないでください。
(1) I = 入力、O = 出力、I/O = 入力および出力、P = 電源