JAJAA83A December   2023  – November 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I

 

  1.   1
  2.   概要
  3.   商標
  4. 1DP83822 アプリケーションの概要
  5. 2PHY アプリケーションのトラブルシューティングを行う
    1. 2.1 回路図とレイアウトのチェックアウト
    2. 2.2 デバイスの正常性チェック
      1. 2.2.1 電源ランプシーケンスチェック
        1. 2.2.1.1 XI クロックが不安定な場合の電源ランプ
      2. 2.2.2 電圧チェック
      3. 2.2.3 RESET_N 信号をプローブします
      4. 2.2.4 RBIAS ピンのプローブ
      5. 2.2.5 XI クロックをプローブします
      6. 2.2.6 初期化中にストラップ ピンをプローブします
      7. 2.2.7 シリアル管理インターフェース信号のプローブ (MDC、MDIO)
        1. 2.2.7.1 レジスタ値の読み出しと確認
          1. 2.2.7.1.1 拡張レジスタ アクセス
    3. 2.3 MDI ヘルス チェック
      1. 2.3.1 磁気
      2. 2.3.2 MDI 信号をプローブします
      3. 2.3.3 リンク品質チェック
      4. 2.3.4 ファイバ接続のデバッグ
      5. 2.3.5 フレーム開始検出 (SFD) のデバッグ
      6. 2.3.6 コンプライアンス
    4. 2.4 MII ヘルス チェック
      1. 2.4.1 MII チェック
      2. 2.4.2 RMII チェック
      3. 2.4.3 RGMII チェック
    5. 2.5 ループバックと PRBS
      1. 2.5.1 ループバック モード
      2. 2.5.2 MAC とのパケットの送受信
      3. 2.5.3 BIST を使用してパケットを送受信しています
  6. 3ツールとリファレンス
    1. 3.1 DP83822 のレジスタアクセス
    2. 3.2 Linux でのソフトウェアおよびドライバのデバッグ
      1. 3.2.1 一般的な端子出力とソリューション
  7. 4まとめ
  8. 5参考資料
  9. 6改訂履歴

2.3.5 フレーム開始検出 (SFD) のデバッグ

SFD における IEEE 1588 表示パルスは、以下のいずれかのピンに出力できます。LED_0、LED_1 (GPIO1)、COL (GPIO2)、RX_D3 (GPIO3)、INT/PWDN_N、CRS。パルスの正確なタイミングは、レジスタ 0x003F で調整できます。

IEEE 1588 メッセージ タイムスタンプ ポイント図 2-13 IEEE 1588 メッセージ タイムスタンプ ポイント

IEEE 1588 送信および受信表示のルーティングを制御する 3 つのレジスタを以下に示します。

  1. 0x003E：送信および受信表示の両方を LED_0 (GPIO1)、COL (GPIO2)、CRS、および INT/PWDN_N にルーティングします。

  2. 0x0462/0x0463：IO MUX GPIO 制御レジスタ 1/2 により、追加のピン選択と GPIO 制御の集中管理が可能になります。

IOCTRLx レジスタで RX_SFD ピンと TX_SFD ピンを有効化 / 設定した後、以下の 2 つのレジスタに書き込みます。

  • プログラム (レジスタ 0x0456 = 値 0x000A)
  • プログラム (レジスタ 0x04A0 = 値 0x1080)
    • レジスタ 0x04A0 は「ビット 7：WOL」を有効化することに注意してください。これは SFD 検出の精度向上に役立ちますが、必須の変更ではありません。WoL 機能には追加のレジスタ設定が必要であるため、この変更によって PHY が WoL パケットを検出することはありません。
注: これらのレジスタ値をロードするには、ソフトウェアリセットを実行する必要があります (レジスタ 0x001F = 値0x4000)。