JAJAA83A December   2023  – November 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I

 

  1.   1
  2.   概要
  3.   商標
  4. 1DP83822 アプリケーションの概要
  5. 2PHY アプリケーションのトラブルシューティングを行う
    1. 2.1 回路図とレイアウトのチェックアウト
    2. 2.2 デバイスの正常性チェック
      1. 2.2.1 電源ランプシーケンスチェック
        1. 2.2.1.1 XI クロックが不安定な場合の電源ランプ
      2. 2.2.2 電圧チェック
      3. 2.2.3 RESET_N 信号をプローブします
      4. 2.2.4 RBIAS ピンのプローブ
      5. 2.2.5 XI クロックをプローブします
      6. 2.2.6 初期化中にストラップ ピンをプローブします
      7. 2.2.7 シリアル管理インターフェース信号のプローブ (MDC、MDIO)
        1. 2.2.7.1 レジスタ値の読み出しと確認
          1. 2.2.7.1.1 拡張レジスタ アクセス
    3. 2.3 MDI ヘルス チェック
      1. 2.3.1 磁気
      2. 2.3.2 MDI 信号をプローブします
      3. 2.3.3 リンク品質チェック
      4. 2.3.4 ファイバ接続のデバッグ
      5. 2.3.5 フレーム開始検出 (SFD) のデバッグ
      6. 2.3.6 コンプライアンス
    4. 2.4 MII ヘルス チェック
      1. 2.4.1 MII チェック
      2. 2.4.2 RMII チェック
      3. 2.4.3 RGMII チェック
    5. 2.5 ループバックと PRBS
      1. 2.5.1 ループバック モード
      2. 2.5.2 MAC とのパケットの送受信
      3. 2.5.3 BIST を使用してパケットを送受信しています
  6. 3ツールとリファレンス
    1. 3.1 DP83822 のレジスタアクセス
    2. 3.2 Linux でのソフトウェアおよびドライバのデバッグ
      1. 3.2.1 一般的な端子出力とソリューション
  7. 4まとめ
  8. 5参考資料
  9. 6改訂履歴

2.4.3 RGMII チェック

表 2-22 に、RGMII 信号のまとめを示します。

表 2-22 RGMII 信号
機能ピン
データ信号TX_D[3:0]
RX_D[3:0]
信号の送受信TX_CTRL
RX_CTRL
クロックTX_CLK
RX_CLK
RGMII シグナリング図 2-19 RGMII シグナリング

MAC が PHY から正しいデータを送受信できるようにするには、PHY と MAC の両方が TX 側と RX 側で同時にアラインモードまたはシフトモードにならないように、正しい RGMII モードを選択する必要があります。表 2-23に、正しい RGMII 遅延設定を示します。

RGMII モードで期待される MAC データとクロック信号を確認するには、以下の波形を参照してください。表 2-23 に、波形に示されているデバイス固有のデータシートから取得した仕様を示しています。

表 2-23 RGMII シフト構成
MAC の構成必要な PHY 構成
RX での RGMII アラインRX での RGMII シフト
RX での RGMII シフトRX での RGMII アライン
TX での RGMII アラインTX での RGMII シフト
TX での RGMII シフトTX での RGMII アライン
RGMII アラインモードにおける RX_CLK と RX_D0 のタイミング (黄色の波形 (チャネル 1) = RX_CLK、青色の波形 (チャネル 2) = RX_D0)図 2-20 RGMII アラインモードにおける RX_CLK と RX_D0 のタイミング (黄色の波形 (チャネル 1) = RX_CLK、青色の波形 (チャネル 2) = RX_D0)
RGMII RX シフトモードにおける RX_CLK と RX_D0 のタイミング (黄色の波形 (チャネル 1) = RX_CLK、青色の波形 (チャネル 2) = RX_D0)図 2-21 RGMII RX シフトモードにおける RX_CLK と RX_D0 のタイミング (黄色の波形 (チャネル 1) = RX_CLK、青色の波形 (チャネル 2) = RX_D0)

RGMII RX シフトモードの場合、RX_CLK が 3.5 ns シフトされていること、RGMII TX クロックシフトモードの場合、TX_CLK が 3.5 ns シフトされていることを確認してください。

表 2-24 RGMII 入力のタイミング仕様
パラメータテスト条件最小値標準値最大値単位
TcycTX_CLK および クロックサイクル期間364044ns
Tsetup(align)TX_D[3:0]、TX_CTRL を TX_CLK にセットアップ (整列モード)12ns
Thold(align)TX_D[3:0]、TX_CTRL を TX_CLK にホールド (整列モード) 12ns
表 2-25 RGMII 出力タイミング仕様
パラメータテスト条件最小値標準値最大値単位
Tskew(align)RX_D[3:0]、RX_CLK からの RX_CTRL 遅延 (整列モード)-500

0

ps
Tsetup(shift)RX_D[3:0]、RX_CLK からの RX_CTRL の遅延 (シフトモード有効、デフォルト)1.22ns
TcycRX_CLK および/ クロックサイクル期間364044ns
Duty_GRX_CLK およびデューティサイクル405060%
Tr/TfRX_CLK および立ち上がり、立ち下がり時間 (20% ～ 80%)750ps