JAJSG54B September 2018 – March 2025 TMUX1511
PRODUCTION DATA
10.1 レイアウトのガイドライン
PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 10-1 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。
図 10-1 パターン例高速信号は、ビア数とコーナー数を最小にして配線し、信号の反射とインピーダンスの変化を低減します。ビアを使用する必要がある場合は、周囲の空間距離を大きく確保することで、そこでの静電容量を最小化します。各ビアは、信号の伝送ラインにおいて連続性を損ない、また、ボードの他の層からの干渉を拾う可能性を高くしています。高周波信号向けのテスト ポイントを設計する際、スルーホール ピンの使用は推奨されません。
水晶振動子、発振器、クロック信号ジェネレータ、スイッチング レギュレータ、マウント ホール、磁気デバイス、クロック信号を使用または複製する IC の下または近くに高速信号トレースを配線しないでください。
高速信号トレースでは、信号の反射を引き起こすため、スタブは使用しないでください。
すべての高速信号トレースは、中断なしに連続的な GND プレーン上に配線します。
通常、平面分割で見られるアンチエッチング上で交差しないようにします。
高周波で動作する場合は、4 層以上のプリント基板をお勧めします。図 10-2 に示すように、グランドと電源層で 2 つの信号層を分離しています。
図 10-2 レイアウト例信号トレースの大部分は、単一の層、できれば信号 1 上に配線する必要があります。この層のすぐ隣には、切れ目がないソリッド GND プレーンを配置する必要があります。グランドまたは電源プレーンの分割をまたいで信号トレースを配線することは避けてください。分割されたプレーンをまたぐ配線が避けられない場合は、十分なデカップリングを使用する必要があります。信号ビアの数を最小化すると、高周波でのインダクタンスを小さくし、EMI を低減できます。
図 10-3 に、TMUX1511 向けの PCB レイアウト例を示します。主な検討事項は次のとおりです。
VDD ピンは、可能な限りそのピンの近くで 0.1μF のコンデンサによるデカップリングを行います。電源電圧 VDD に対してコンデンサの電圧定格が十分であることを確認します。
高速スイッチには、最適性能を得るため、適切なレイアウトと設計手順が必要です。
入力への配線は可能な限り短くします。
平面状のグランド プレーンを使用し、電磁干渉 (EMI) ノイズのピックアップを低減します。
デジタル パターンと並行して敏感なアナログ パターンを配線しないでください。可能な限り、デジタル パターンとアナログ パターンの交差は避け、どうしても必要な場合には、必ず直角に交差させてください。