JAJSOP6C May   2022  – February 2025 TPS65219

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  システム制御スレッショルド
    6. 6.6  BUCK1 コンバータ
    7. 6.7  BUCK2、BUCK3 コンバータ
    8. 6.8  汎用 LDO (LDO1、LDO2)
    9. 6.9  汎用 LDO (LDO3、LDO4)
    10. 6.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 6.11 電圧と温度の監視
    12. 6.12 I2C インターフェイス
    13. 6.13 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  パワーアップ シーケンシング
      2. 7.3.2  パワーダウン シーケンス
      3. 7.3.3  プッシュ ボタンおよびイネーブル入力（EN/PB/VSENSE）
      4. 7.3.4  SoC へのリセット（nRSTOUT）
      5. 7.3.5  降圧コンバータ（Buck1、Buck2、Buck3）
      6. 7.3.6  リニア レギュレータ (LDO1～LDO4)
      7. 7.3.7  割り込みピン（nINT）
      8. 7.3.8  PWM/PFM および低消費電力モード（MODE/STBY）
      9. 7.3.9  PWM/PFM およびリセット (MODE/RESET)
      10. 7.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)
      11. 7.3.11 汎用入力または出力 (GPO1、GPO2、GPIO)
      12. 7.3.12 I2C 互換インターフェイス
        1. 7.3.12.1 データの有効性
        2. 7.3.12.2 START 条件と STOP 条件
        3. 7.3.12.3 データの転送
    4. 7.4 デバイスの機能モード
      1. 7.4.1 動作モード
        1. 7.4.1.1 OFF 状態
        2. 7.4.1.2 初期化状態
        3. 7.4.1.3 アクティブ状態
        4. 7.4.1.4 STBY 状態
        5. 7.4.1.5 フォルト処理
    5. 7.5 マルチ PMIC 動作
    6. 7.6 ユーザー レジスタ
    7. 7.7 デバイスのレジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的なアプリケーションの例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 8.2.3.2 LDO1 と LDO2 の設計手順
        3. 8.2.3.3 LDO3、LDO4 の設計手順
        4. 8.2.3.4 VSYS、VDD1P8
        5. 8.2.3.5 デジタル信号設計手順
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)

このピンの機能は、MFP_1_CONFIG の VSEL_DDR_SD によって構成されます。

VSEL_SD として構成した場合、MFP_1_CONFIG レジスタの VSEL_RAIL ビットが LDO1 または LDO2 を選択しピンによって制御されます。パワーアップ後は、構成は変更しないでください。

VSEL_SD/VSEL_DDR を「VSEL_SD」として構成：SD カード IO の選択：

このピンの極性は、MFP_1_CONFIG レジスタの VSEL_SD_POLARITY に書き込むことで構成できます。ピンを切り替えると、選択した LDO の出力電圧が、ハードコーディングされた 1.8V と LDOx_VOUT に構成された電圧の間で変化します。SD カード IO 電源の場合、LDOx_VOUT を 3.3V に構成する必要があります。VSEL_SD ステータスの変更によって状態遷移は発生しません。

注意: SD カード構成では、起動時に LDO が 3.3V を供給するように、ピンの極性を構成し、ピンを駆動する必要があります。

VSEL_SD/VSEL_DDR を「VSEL_DDR」として構成：

このピンを High にすると、Buck3 の出力電圧が 1.35V (DDR3LV) に設定され、ピンをフローティングにすると、Buck3 の出力電圧が 1.2V (DDR4、LP-DDR3、一部の LP-DDR2) に設定され、このピンを Low にすると、BUCK3_VOUT で構成された Buck3 電圧の出力電圧が設定されます。LP-DDR4 の場合、BUCK3_VOUT を 1.1V に構成する必要があります。

注意: この機能はハードワイヤードにする必要があるため、動作中に変更しないでください。
注意: I2C コマンドを使用すると、SD カードに対して選択された LDO レールを切り替えることができるため、VSEL_RAIL は、SD カード IO 電圧を供給する LDO 用に構成する必要があります。ピンが VSEL_DDR として構成されている場合、VSEL_SD_POLARITY ビットは無効です。

以下の表に、さまざまな組み合わせを示します。

表 7-5 VSEL_SD/VSEL_DDR 構成オプション

ピン構成

(VSEL_DDR_SD)

ピンの極性

(VSEL_SD_POLARITY)

レールの選択

(VSEL_RAIL)		 ピンの状態

(回路図)

 I2C 制御

(VSEL_SD_I2C_CTRL)

 結果関数
DDR 該当なし 0 = LDO1

1 = LDO2

(I2C の制御に必要)

 L 0h：LDOx = 1.8V

1h：LDOx = LDOx_VSET

 BUCK3 = Buck3_VSET
DDR 該当なし 0 = LDO1

1 = LDO2

(I2C の制御に必要)

 オープン 0h：LDOx = 1.8V

1h：LDOx = LDOx_VSET

 BUCK3 = 1.2 V
DDR 該当なし 0 = LDO1

1 = LDO2

(I2C の制御に必要)

 H 0h：LDOx = 1.8V

1h：LDOx = LDOx_VSET

 BUCK3 = 1.35
SD 0 0 = LDO1 L x LDO1 = 1.8 V
SD 0 0 = LDO1 H x LDO1 = LDO1_VSET
SD 1 0 = LDO1 L x LDO1 = LDO1_VSET
SD 1 0 = LDO1 H x LDO1 = 1.8 V
SD 0 1 = LDO2 L x LDO2 = 1.8 V
SD 0 1 = LDO2 H x LDO2 = LDO2_VSET
SD 1 1 = LDO2 L x LDO2 = LDO2_VSET
SD 1 1 = LDO2 H x LDO2 = 1.8 V