JAJSOP6C May   2022  – February 2025 TPS65219

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  システム制御スレッショルド
    6. 6.6  BUCK1 コンバータ
    7. 6.7  BUCK2、BUCK3 コンバータ
    8. 6.8  汎用 LDO (LDO1、LDO2)
    9. 6.9  汎用 LDO (LDO3、LDO4)
    10. 6.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 6.11 電圧と温度の監視
    12. 6.12 I2C インターフェイス
    13. 6.13 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  パワーアップ シーケンシング
      2. 7.3.2  パワーダウン シーケンス
      3. 7.3.3  プッシュ ボタンおよびイネーブル入力（EN/PB/VSENSE）
      4. 7.3.4  SoC へのリセット（nRSTOUT）
      5. 7.3.5  降圧コンバータ（Buck1、Buck2、Buck3）
      6. 7.3.6  リニア レギュレータ (LDO1～LDO4)
      7. 7.3.7  割り込みピン（nINT）
      8. 7.3.8  PWM/PFM および低消費電力モード（MODE/STBY）
      9. 7.3.9  PWM/PFM およびリセット (MODE/RESET)
      10. 7.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)
      11. 7.3.11 汎用入力または出力 (GPO1、GPO2、GPIO)
      12. 7.3.12 I2C 互換インターフェイス
        1. 7.3.12.1 データの有効性
        2. 7.3.12.2 START 条件と STOP 条件
        3. 7.3.12.3 データの転送
    4. 7.4 デバイスの機能モード
      1. 7.4.1 動作モード
        1. 7.4.1.1 OFF 状態
        2. 7.4.1.2 初期化状態
        3. 7.4.1.3 アクティブ状態
        4. 7.4.1.4 STBY 状態
        5. 7.4.1.5 フォルト処理
    5. 7.5 マルチ PMIC 動作
    6. 7.6 ユーザー レジスタ
    7. 7.7 デバイスのレジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的なアプリケーションの例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 8.2.3.2 LDO1 と LDO2 の設計手順
        3. 8.2.3.3 LDO3、LDO4 の設計手順
        4. 8.2.3.4 VSYS、VDD1P8
        5. 8.2.3.5 デジタル信号設計手順
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)

自由気流での動作温度範囲内 (特に記述のない限り)
POS パラメータ テスト条件 最小値 標準値 最大値 単位
電気的特性
9.1.1 VOL Low レベル出力電圧（オープン ドレイン） VIO = 3.6V、IOL = 2mA、GPO1、GPO2、GPIO、nRSTOUT、nINT 0.40 V
9.1.2 VIL Low レベル入力電圧 EN/PB、MODE/STBY、MODE/RESET および VSEL_SD/VSEL_DDR、GPIO 0.4 V
9.1.3 VIH High レベル入力電圧 EN/PB、MODE/STBY、MODE/RESET および VSEL_SD/VSEL_DDR、GPIO 1.26 V
9.1.4 VVSENSE VSENSEコンパレータ スレッショルド（EN/PB/VSENSE） 1.08 1.20 1.32 V
9.1.5 VVSENSE_HYS VSENSE コンパレータ ヒステリシス（EN/PB/VSENSE） 8 30 55 mV
9.1.6 ILKG 入力リーク電流 (GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR) VIN = 3.3V 1.0 μA
9.1.7 CIN 内部入力ピン容量 (GPIO、EN/PB/VSENSE、MODE/STBY、MODE/RESET、VSEL_SD/VSEL/DDR) 10 pF
9.1.8 IPD プルダウン電流、VSYS が印加されてから 100us 後に利用可能 GPO1、GPO2、GPIO、MODE/STBY、MODE/RESET、VSEL_SD/VSEL_DDR、nINT、nRSTOUT のピンで 18 25 35 nA
9.1.9 ILKG_VSYS_ONLY VSYS が存在するが、デジタル電源 VDD1P8 が存在しない場合のピン リーケージ SDA のみ 1 μA
9.1.10 VPIN_VSYS_ONLY VSYS が存在するが、デジタル電源 VDD1P8 が存在しない場合のピン電圧 GPO1、GPO2、GPIO、nRSTOUT、nINT、IOL = 2mA 0.4 V
タイミング要件
9.2.1a tFALL 出力バッファ立ち下がり時間（90% ～ 10%） GPO1、GPO2、GPIO、nRSTOUT、nINT、COUT = 10pF 50 ns
9.2.1b tRISE GPIO 出力バッファ立ち上がり時間（10% ～ 90%） GPIO、マルチ PMIC 構成で適用可能 5 μs
9.2.1.1 tDLY_FALL 出力バッファ立ち下がり時間遅延
（入力が 50% を超えてから出力が 50% を超えるまで）		 COUT = 10pF 50 ns
9.2.2.1 tDLY_RISE オープン ドレイン出力バッファ立ち上がり時間遅延
（デジタル入力から出力が 50% を超えるまで）		 COUT = 10pF、RPU= 1k（外部プルアップ）、VIO = 1.8V 300 ns
9.2.2.3 FLT_HIGHDuration ピンを内部で high にできるかどうかを確認するために、デジタルがテストに割り当てた時間 COUT = 10pF 15 μs
9.2.2.4 FLT_LOWDuration ピンを内部で low にできるかどうかを確認するために、デジタルがテストに割り当てた時間 COUT = 10pF 15 μs
9.2.2a tPB_ON_SLOW EN/PB/VSENSE、待機時間 PB、オン要求、低速 PB、立ち下がりエッジ 540 600 660 ms
9.2.2b tPB_ON_FAST EN/PB/VSENSE、待機時間 PB、オン要求、高速 PB、立ち下がりエッジ 180 200 220 ms
9.2.3 tPB_OFF EN/PB/VSENSE、待機時間 PB、オフ要求 PB、立ち下がりエッジ 7.2 8.0 8.8 s
9.2.4 tPB_RISE_DEGL EN/PB/VSENSE、グリッチ除去時間 PB、立ち上がりエッジ PB、立ち上がりエッジ、長押しオフ要求が成功した後に適用可能 115 200 275 ms
9.2.5 tPB_INT_DEGL EN/PB/VSENSE、グリッチ除去時間 PB、立ち上がりまたは立ち下がりエッジ PB、立ち上がりまたは立ち下がりエッジ 59 100 137 ms
9.2.6 tDEGL_EN_Rise_Slow EN/PB/VSENSE、グリッチ除去時間 EN 低速、立ち上がり EN、立ち上がりエッジ 45 50 55 ms
9.2.7 tDEGL_EN_Rise_Fast EN/PB/VSENSE、グリッチ除去時間 EN 高速、立ち上がり EN、立ち上がりエッジ 60 120 150 μs
9.2.8 tDEGL_EN_Fall EN/PB/VSENSE、グリッチ除去時間 EN、立ち下がり EN、立ち下がりエッジ 50 70 93 μs
9.2.9 tDEGL_VSENSE_Rise VSENSE 立ち上がり：VSYSPOR_Rising および VSENSE 電圧によってのみゲート VSENSE、立ち上がりエッジ 該当なし
9.2.10 tDEGL_VSENSE_Fall EN/PB/VSENSE、グリッチ除去時間 VSENSE、立ち下がり、高速/低速設定に非依存 VSENSE、立ち下がりエッジ 50 70 93 μs
9.2.11 tDEGL_EN/VSENSE_I2C I2C によるシャットダウン後の EN/VSENSE 立ち下がりエッジのグリッチ除去時間 I2C による前のシャットダウン要求の後の EN/VSENSE 立ち下がりエッジ（9.2.8 未満） 12.5 25 37.5 μs
9.2.12 tDEGL_RESET MODE/RESET、グリッチ除去時間 RESET RESET、立ち上がりエッジと立ち下がりエッジ 90 120 150 μs
9.2.13 tDEGL_MFP グリッチ除去時間 MODE/STBY、MODE (not/RESET)、VSEL_SD/VSEL_DDR 立ち上がりエッジと立ち下がりエッジ 90 120 150 μs
9.2.14 tDEGL_GPIO グリッチ除去時間 GPIO 立ち上がりエッジと立ち下がりエッジ 6.6 15.6 18 μs
9.2.15 tREACTION_ON オン要求伝搬遅延（デグリッチ後） 発振器の起動、サンプリング遅延、および応答（デジタル グリッチ除去を除く）が含まれます 75 103 μs
9.2.16 tREACTION_OFF オフ要求伝搬遅延（デグリッチ後） サンプリング遅延、応答（グリッチ除去を除く）が含まれます 39 56 73.5 μs