JAJSP12A July   2024  – November 2025 LM5190-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1. 4.1 ウェッタブル フランク
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  入力電圧範囲 (VIN)
      2. 6.3.2  高電圧バイアス電源レギュレータ (VCC、BIAS)
      3. 6.3.3  高精度イネーブル (EN)
      4. 6.3.4  パワー グッド モニタ (PGOOD)
      5. 6.3.5  スイッチング周波数 (RT)
      6. 6.3.6  低ドロップアウト モード
      7. 6.3.7  デュアル ランダム スペクトラム拡散機能 (DRSS)
      8. 6.3.8  ソフト スタート
      9. 6.3.9  出力電圧の設定ポイント (FB)
      10. 6.3.10 最小制御可能オン時間
      11. 6.3.11 インダクタ電流センシング (ISNS+、VOUT)
      12. 6.3.12 電圧ループ エラー アンプ
      13. 6.3.13 電流モニタ、プログラマブル電流制限、電流ループ エラー アンプ (IMON/ILIM、ISET)
      14. 6.3.14 デュアル ループ アーキテクチャ
      15. 6.3.15 PWM コンパレータ
      16. 6.3.16 スロープ補償
      17. 6.3.17 ヒカップ モード電流制限
      18. 6.3.18 ハイサイド / ローサイド ゲート ドライバ (HO、LO)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 スリープ モード
      2. 6.4.2 強制 PWM モードと同期 (FPWM/SYNC)
      3. 6.4.3 サーマル シャットダウン
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 パワートレイン コンポーネント
        1. 7.1.1.1 降圧インダクタ
        2. 7.1.1.2 出力コンデンサ
        3. 7.1.1.3 入力コンデンサ
        4. 7.1.1.4 パワー MOSFET
        5. 7.1.1.5 EMI フィルタ
      2. 7.1.2 エラー アンプと補償
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 高効率 400kHz CC-CV レギュレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 7.2.1.2.2 Excel クイックスタート ツールによるカスタム設計
          3. 7.2.1.2.3 推奨部品
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 出力段レイアウト
        2. 7.4.1.2 ゲート ドライブレイアウト
        3. 7.4.1.3 PWM コントローラのレイアウト
        4. 7.4.1.4 熱設計およびレイアウト
        5. 7.4.1.5 グランド プレーン設計
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
        1. 8.2.1.1 PCB レイアウトについてのリソース
        2. 8.2.1.2 熱設計についてのリソース
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.4.1 レイアウトのガイドライン

大電流、高速のスイッチング回路で堅牢かつ信頼性の高い設計を実現するには、適切な PCB 設計とレイアウトが重要です。降圧レギュレータの電力段の大電力スイッチング ループは、図 7-15 の影付き部分のループ 1 で示されています。降圧レギュレータのトポロジカル アーキテクチャは、ループ 1 の部品には特に di/dt の大きい電流が流れることを意味し、この実効ループ面積を最小化することによって寄生インダクタンスを低減することが必須となります。また、それぞれ 3 と 4 で示されている、ハイサイドとローサイドの MOSFET のゲート駆動ループも重要です。

LM5190-Q1 出力段とゲート駆動回路スイッチング ループを内蔵した DC/DC レギュレータ グランド システム図 7-15 出力段とゲート駆動回路スイッチング ループを内蔵した DC/DC レギュレータ グランド システム