JAJSQK7D May   2013  – May 2026 ADS1220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 SPI スイッチング特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 ノイズ性能
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  マルチプレクサ
      2. 8.3.2  低ノイズ PGA
        1. 8.3.2.1 入力同相電圧の要件
        2. 8.3.2.2 PGA のバイパス
      3. 8.3.3  電圧リファレンス
      4. 8.3.4  クロック ソース
      5. 8.3.5  変調器
      6. 8.3.6  デジタル フィルタ
      7. 8.3.7  出力データ レート
      8. 8.3.8  励起電流源
      9. 8.3.9  ローサイド パワー スイッチ
      10. 8.3.10 センサ検出
      11. 8.3.11 システム モニタ
      12. 8.3.12 オフセット キャリブレーション
      13. 8.3.13 温度センサ
        1. 8.3.13.1 デジタル コードから温度への変換
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーアップとリセット
      2. 8.4.2 変換モード
        1. 8.4.2.1 シングルショット 変換 モード
        2. 8.4.2.2 連続変換モード
      3. 8.4.3 動作モード
        1. 8.4.3.1 通常モード
        2. 8.4.3.2 デューティ サイクル モード
        3. 8.4.3.3 ターボ モード
        4. 8.4.3.4 パワーダウン モード
    5. 8.5 プログラミング
      1. 8.5.1 シリアル インターフェイス
        1. 8.5.1.1 チップ セレクト (CS)
        2. 8.5.1.2 シリアル クロック (SCLK)
        3. 8.5.1.3 データ準備完了 (DRDY)
        4. 8.5.1.4 データ入力 (DIN)
        5. 8.5.1.5 データ出力およびデータ準備完了 (DOUT/DRDY)
        6. 8.5.1.6 SPI タイムアウト
      2. 8.5.2 データ形式
      3. 8.5.3 コマンド
        1. 8.5.3.1 RESET (0000 011xb)
        2. 8.5.3.2 START/SYNC (0000 100xb)
        3. 8.5.3.3 POWERDOWN (0000 001xb)
        4. 8.5.3.4 RDATA (0001 xxxxb)
        5. 8.5.3.5 RREG (0010 rrnnb)
        6. 8.5.3.6 WREG (0100 rrnnb)
      4. 8.5.4 データの読み取り
      5. 8.5.5 コマンドの送信
      6. 8.5.6 複数のデバイスとのインターフェイス
    6. 8.6 レジスタ マップ
      1. 8.6.1 構成レジスタ
      2. 8.6.2 レジスタの説明
        1. 8.6.2.1 構成レジスタ 0 (アドレス = 00h) [リセット = 00h]
        2. 8.6.2.2 構成レジスタ 1 (アドレス = 01h) [リセット = 00h]
        3. 8.6.2.3 構成レジスタ 2 (アドレス = 02h) [リセット = 00h]
        4. 8.6.2.4 構成レジスタ 3 (アドレス = 03h) [リセット = 00h]
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
      1. 9.1.1 シリアル インターフェイスの接続
      2. 9.1.2 アナログ入力フィルタリング
      3. 9.1.3 外部リファレンスおよびレシオメトリック測定
      4. 9.1.4 適切な同相入力電圧の確立
      5. 9.1.5 未使用入出力
      6. 9.1.6 疑似コードの例
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 K 型熱電対測定 (–200°C ～ +1250°C)
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 3 線式 RTD 測定 (–200°C ～ +850°C)
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
          1. 9.2.2.2.1 2 線式と 4 線式 RTD 測定の設計バリエーション
        3. 9.2.2.3 アプリケーション曲線
      3. 9.2.3 抵抗ブリッジ測定
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 電源シーケンス
      2. 9.3.2 電源ランプ レート
      3. 9.3.3 電源のデカップリング
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.3.2 低ノイズ PGA

デバイスは、1、2、4、8、16、32、64、128 のプログラマブル ゲインを備えています。構成レジスタの GAIN[2:0] ビットを使用して、ゲインを構成します。ゲインは 2 ステージで達成されます。最初のステージは、低ノイズ、低ドリフト、高入力インピーダンスのプログラマブル ゲイン アンプ (PGA) です。2 番目のゲイン ステージは、ΔΣ 変調器への入力のスイッチト コンデンサ回路によって実装されます。表 8-1 に、各ゲインの実装方法を示します。

表 8-1 ゲイン実装
ゲイン設定 PGA ゲイン スイッチト コンデンサ ゲイン
1 1 1
2 1 2
4 1 4
8 2 4
16 4 4
32 8 4
64 16 4
128 32 4

PGA は、2 つのチョッパ安定化アンプ (A1 および A2) と、PGA ゲインを設定する抵抗帰還回路で構成されます。PGA 入力は、電磁干渉 (EMI) フィルタを搭載しています。図 8-2 に、PGA の簡略図を示します。

ADS1220 PGA の簡略図図 8-2 PGA の簡略図

VIN は、差動入力電圧 VIN = (VAINP – VAINN) を示します。PGA のゲインは、式 4 を用いて算出することができます。

式 4. Gain = 1 + 2 × RF / RG

デバイス内のゲインは、バリスタ (バリアブル レジスタ) RG を使用して変更されます。式 5 に示されているように、PGA の差動フルスケール入力電圧範囲 (FSR) は、ゲイン設定および使用されるリファレンス電圧によって定義されます。

式 5. FSR = ±VREF / Gain

表 8-2 に、内部 2.048V リファレンスを使用する場合の対応するフルスケール レンジを示します。

表 8-2 PGA フルスケール レンジ
ゲイン設定 FSR
1 ±2.048V
2 ±1.024V
4 ±0.512V
8 ±0.256V
16 ±0.128V
32 ±0.064V
64 ±0.032V
128 ±0.016V