JAJSVB5B September   2024  – October 2025 TIOL221

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 ESD 定格 - IEC 仕様
    4. 5.4 推奨動作条件
    5. 5.5 熱に関する情報
    6. 5.6 電気的特性
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ウェークアップ検出
      2. 7.3.2  電流制限構成
        1. 7.3.2.1 ピン モードでの電流制限構成
        2. 7.3.2.2 SPI モードでの電流制限構成
      3. 7.3.3  CQ 電流フォルト検出、表示、自動回復
      4. 7.3.4  DO 電流フォルト検出、表示、自動回復
      5. 7.3.5  CQ および DI レシーバ
      6. 7.3.6  障害通知
        1. 7.3.6.1 サーマル警告、サーマル シャットダウン
      7. 7.3.7  内蔵電圧レギュレータ (LDO)
      8. 7.3.8  逆極性保護
      9. 7.3.9  サージ保護および過渡波形耐性を内蔵
      10. 7.3.10 低電圧誤動作防止(UVLO)
      11. 7.3.11 割り込み機能
    4. 7.4 デバイスの機能モード
      1. 7.4.1 CQ および DO トラッキング モード
    5. 7.5 SPI のプログラミング
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 容量性負荷の駆動
        2. 8.2.2.2 誘導性負荷の駆動
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 TIOL221 のレジスタ
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 メカニカル データ

7.3.9 サージ保護および過渡波形耐性を内蔵

デバイスの LP、CQ、DO、DI の各ピンは、ソース インピーダンス 500Ω で最大 1.2kV の 1.2/50 — 8/20μs IEC 61000-4-5 サージに耐えられます。サージ テストは、LP と LM の間に最低 100nF の電源デカップリング コンデンサを使用し、VOUT と LM の間に最低 1µF を使用して実施する必要があります。

より高い過渡保護レベルが必要な場合、外付け TVS ダイオードが必要になることがあります。システム設計者は、目的の電流レベルで、外部ダイオードの最大クランプ電圧が 65V 未満であることを確認する必要があります。このデバイスは、最大 ±70V の過渡パルス < 100µs に耐えられます。

TIOL221 サージ テスト設定
1.2/50 – 8/20µs CWG
R = 500Ω
図 7-4 サージ テスト設定