JAJSVE1B September   2024  – June 2025 ADC3668 , ADC3669

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - 消費電力
    6. 6.6  電気的特性 - DC 仕様
    7. 6.7  電気的特性 - AC 仕様 (ADC3668 - 250MSPS)
    8. 6.8  電気的特性 - AC 仕様 (ADC3669 - 500MSPS)
    9. 6.9  タイミング要件
    10. 6.10 代表的特性、ADC3668
    11. 6.11 代表的特性、ADC3669
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 アナログ入力
        1. 8.3.1.1 ナイキスト ゾーン選択
        2. 8.3.1.2 アナログ フロント エンド設計
      2. 8.3.2 サンプリング クロック入力
      3. 8.3.3 複数チップの同期
        1. 8.3.3.1 SYSREF モニタ
      4. 8.3.4 タイムスタンプ
      5. 8.3.5 オーバーレンジ
      6. 8.3.6 外部電圧リファレンス
      7. 8.3.7 デジタル ゲイン
      8. 8.3.8 デシメーション フィルタ
        1. 8.3.8.1 特長あるデシメーション比
        2. 8.3.8.2 デシメーション フィルタ応答
        3. 8.3.8.3 デシメーション フィルタ構成
        4. 8.3.8.4 数値制御発振器 (NCO)
      9. 8.3.9 デジタル インターフェイス
        1. 8.3.9.1 パラレル LVDS (DDR)
        2. 8.3.9.2 デシメーション付きシリアル LVDS (SLVDS)
          1. 8.3.9.2.1 SLVDS - ステータス ビットの挿入
        3. 8.3.9.3 出力データ フォーマット
        4. 8.3.9.4 32 ビット出力分解能
        5. 8.3.9.5 出力スクランブラ
        6. 8.3.9.6 出力 MUX
        7. 8.3.9.7 テスト・パターン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 低レイテンシ モード
      2. 8.4.2 デジタル チャネル平均化
      3. 8.4.3 パワーダウン モード
    5. 8.5 プログラミング
      1. 8.5.1 GPIO のプログラミング
      2. 8.5.2 レジスタ書き込み
      3. 8.5.3 レジスタ読み出し
      4. 8.5.4 デバイスのプログラミング
      5. 8.5.5 レジスタ マップ
      6. 8.5.6 レジスタの詳細説明
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 広帯域スペクトラム アナライザ
      2. 9.2.2 設計要件
        1. 9.2.2.1 入力信号パス
        2. 9.2.2.2 クロック供給
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 サンプリング クロック
      4. 9.2.4 アプリケーション特性の波形
      5. 9.2.5 初期化セットアップ
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

11 改訂履歴

Changes from Revision A (January 2025) to Revision B (June 2025)

  • 「ピンの機能」 で、SCLK ピンと SDIO ピンを DGND へプルアップから DVDD18 へプルアップに更新Go
  • 「クロック入力 (CLKP/M)」セクションの最小サンプリング レートを 125MSPS から 100MSPS に変更Go
  • 図 8-2 の等価入力回路を更新し、より詳細なモデルを追加Go
  • パワーアップ シーケンスの手順 4 に GPIO ピン構成を追加、パワーダウン シーケンスを追加Go

Changes from Revision * (September 2024) to Revision A (January 2025)

  • ADC3668 を「製品プレビュー」から「量産」に変更 Go
  • 「ピンの機能」で、SCLK ピンと SDIO ピンをプルダウンからプルアップに変更 Go
  • ADC3668/69 の最大電流制限値を更新Go
  • 「DC仕様」の最小 VID に 0.5Vpp を追加Go
  • AC 仕様に最小 HD2 値を追加 (ADC36698 - 250MSPS)Go
  • AC 仕様に最小 HD3 値を追加 (ADC3668 - 250MSPS)Go
  • 「AC 仕様」の ENOB 値を変更 (ADC3669 - 500MSPS)Go
  • 「AC仕様」に最小 HD2 値を追加 (ADC3669 - 500MSPS)Go
  • 「AC仕様」に最小 HD3 値を追加 (ADC3669 - 500MSPS)Go
  • アナログ入力に入力電圧範囲の説明を追加Go
  • 「パラレル LVDS (DDR)」セクションを変更 Go
  • 「SLVDS -ステータス ビットの挿入」のトピックを追加 Go
  • 「出力スクランブラ」のトピックを追加 Go
  • 表 8-30 の LVDS 反転レーン マッピングを変更Go