LMG3100 にはハイサイドのレベル シフタとブートストラップ回路が組み込まれているため、追加のレベル シフタを必要とせずに、2 つの LMG3100 デバイスを使用してハーフ ブリッジを形成できます。高集積化により PCB 面積はさらに縮小され、追加で必要な受動部品もわずかです。図 3-2 に、ハーフブリッジの回路図を示します。

図 3-2 位相 U の TIDA-010276 GaN 電力段の回路図

36V DC リンク電圧は、LMG3100 の VIN ピンに接続され、電源グランド (PGND) ピンを基準としています。ローカル セラミック バイパス コンデンサ C51、C52、C53、C54、C55 (1μF) および C69、C70、C71、C72、C66 (220nF) は、ループ インダクタンスを最小限に抑えるために、VIN ピンと AGND ピンの間に並列に近接して配置されています。また、スイッチのノイズを低減するために、ハーフブリッジ DRN と SRC にコンデンサ C85 を追加しています。

LMG3100 に内蔵されたゲート ドライバには 5V が供給されます。1μF と 0.1μF のセラミック バイパス コンデンサ (C130、C86) は、データ シートで推奨されているように、ローサイド GaN FET において VCC ピンと AGND ピンの近くに配置されています。100nF のセラミック ブートストラップ コンデンサ (C95) は、ハイサイド ゲートドライバのブートストラップ レール およびハイサイド GaN-FET のソース接続ピンの近くに配置されています。VCC パスの R6 と R12 により、GaN FET のターンオン時のスルーレートが制限される可能性があります。この設計では、R5 と R7 のテストに 3Ω 抵抗を使用しました。PWM バッファからのハイサイド スイッチとローサイド スイッチに対する相補型 PWM 信号は、R15、C89 と R18、C92 でローパス フィルタ処理され、高周波のインパルス ノイズが除去されて、約 160MHz のカットオフ周波数と約 1ns の伝搬で誤ったスイッチングが防止されます。これはハーフブリッジ アプリケーションなので、ハイサイド GaN FET の AGND をローサイド DRN ピンに接続します。ローサイド電流サンプリングが使用されるため、AGND をサンプリング抵抗の上限に接続し、サンプリング抵抗の電圧降下をできるだけ小さくするようにします。

レイアウトの場合、コンデンサ C55～C69 を AGND ネットワークに接続し、接続をできる限り短くする必要があります。C85 を、位相 U ネットワークにできるだけ近づけて接続してください。