JAJUA35C April   2018  – October 2025

 

  1.   1
  2. 1はじめにお読みください
    1. 1.1 このマニュアルについて
    2. 1.2 テキサス・インスツルメンツの関連資料
  3.   商標
  4.   6
  5. 2AM5724x 産業用開発キット (IDK) 評価基板 (EVM) ハードウェア
    1. 2.1  はじめに
      1. 2.1.1 説明
      2. 2.1.2 REACH 準拠
      3. 2.1.3 システム図
    2. 2.2  機能説明
      1. 2.2.1 プロセッサ
      2. 2.2.2 クロック
      3. 2.2.3 リセット信号
    3. 2.3  電源
      1. 2.3.1 電力ソース
      2. 2.3.2 TPS6590379 PMIC
      3. 2.3.3 AVS 制御
      4. 2.3.4 その他の電源
    4. 2.4  構成 / セットアップ
      1. 2.4.1 ブート構成
      2. 2.4.2 I2C アドレス割り当て
      3. 2.4.3 SEEPROM ヘッダ
      4. 2.4.4 JTAG エミュレーション
    5. 2.5  サポートされているメモリ
      1. 2.5.1 DDR3L SDRAM
      2. 2.5.2 SPI NOR フラッシュ
      3. 2.5.3 ボード ID メモリ
      4. 2.5.4 SD/MMC
      5. 2.5.5 eMMC NAND フラッシュ
    6. 2.6  イーサネット ポート
      1. 2.6.1 PRU-ICSS の 100Mb イーサネット ポート
      2. 2.6.2 ギガビット (1000Mb) イーサネット ポート
    7. 2.7  USB ポート
      1. 2.7.1 プロセッサ USB ポート 1
      2. 2.7.2 プロセッサ USB ポート 2
      3. 2.7.3 FTDI USB ポート
    8. 2.8  PCIe
    9. 2.9  ビデオ入出力
      1. 2.9.1 カメラ
      2. 2.9.2 HDMI
      3. 2.9.3 LCD
    10. 2.10 産業用インターフェイス
      1. 2.10.1 Profibus
      2. 2.10.2 DCAN
      3. 2.10.3 RS-485
    11. 2.11 ユーザー インターフェイス
      1. 2.11.1 3 色 LED
      2. 2.11.2 産業用入力
      3. 2.11.3 産業用出力 / LED
    12. 2.12 ピンの使用説明
      1. 2.12.1 機能インターフェイス マッピング
      2. 2.12.2 GPIO ピンマッピング
    13. 2.13 ボード コネクタ
    14. 2.14 EVM の重要なお知らせ
  6. 3AM5724x IDK EVM の既知の欠陥
    1. 3.1  PCIe プラグイン カード全体に準拠するには電源ソリューションが不十分
    2. 3.2  AM574x IDK EVM は、eMMC HS200 モードをサポートしていません
    3. 3.3  起動時に PCIe PERSTn ラインが正常な状態ではありません
    4. 3.4  EDIO コネクタ J4 および J7 は、PRU1 と PRU2 の両方についてリアルタイム デバッグをサポートしている必要があります
    5. 3.5  HDQ の実装が正しくありません
    6. 3.6  電源が通電した状態で電源プラグを抜き差しすると、損傷を引き起こすおそれがあります
    7. 3.7  PMIC のソフトウェア シャットダウンが動作しません
    8. 3.8  PMIC 実装は、必要な SOC シャットダウン シーケンスをサポートしていません
    9. 3.9  USB ポートは UART コンソールおよび XDS100 エミュレーションを提供しますが、EVM ボードの電源とは絶縁されていません
    10. 3.10 カメラ ヘッダに 47µf のコンデンサが必要です
    11. 3.11 デカップリング コンデンサに AM574x PDN の推奨事項が反映されていません
    12. 3.12 CCS システムのリセットに失敗
    13. 3.13 AM574x IDK EVM の設計には、不要となる可能性がある 2 つのクランプ回路が含まれています
    14. 3.14 osc0 に接続される水晶振動子は、長期精度が 50ppm 以内である必要があります
    15. 3.15 ソフトウェアは CDCE913 を 0pf の負荷容量にプログラムする必要があります
    16. 3.16 U9 および U15 の PHY アドレス LSB が誤ってラッチされる可能性があります
  7. 4改訂履歴

3.16 U9 および U15 の PHY アドレス LSB が誤ってラッチされる可能性があります

U9 および U15 の PHY アドレス LSB は、リセット解除時の PHY の COL ピンの信号レベルによって決定されます。PHY には、このピンに接続されたプルダウン抵抗があり、値 0 をラッチできるようにします。残念ながら、このピンは RJ-45 コネクタの LED の 1 つにも接続されており、リセット中に信号を約 1.4V の未定義の電圧にプルしてしまいます。したがって、PHY アドレスが誤って値 1 をラッチする可能性があります。LED 回路は、アクティブHigh を表示するように構成し、カソードをグランドに接続するので、逆に LED への接続を行う必要があります。これにより、アドレスの LSB を適切にラッチできます。詳細については、TLK1XX 設計およびレイアウトガイド アプリケーションレポート (SLVA531) のセクション 6 を参照してください。現在のソフトウェア回避方法は、プルダウン抵抗を使用して RXLINK ピンをプログラムし、次に GPIO から PHY リセットをパルスすることで、PHY アドレスが正しくラッチされるようにします。