JAJUA47B November   2024  – November 2025 AM2612

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   5
  6. 1評価基板の概要
    1. 1.1 はじめに
      1. 1.1.1 序文：はじめにお読みください
        1. 1.1.1.1 Sitara MCU+ Academy
        2. 1.1.1.2 重要な使用上の注意
    2. 1.2 キットの内容
    3. 1.3 製品情報
      1. 1.3.1 システム アーキテクチャの概要
      2. 1.3.2 部品の識別
      3. 1.3.3 機能ブロック図
      4. 1.3.4 ブースタパック：
      5. 1.3.5 製品情報
        1. 1.3.5.1 セキュリティ
  7. 2ハードウェア
    1. 2.1  構成
      1. 2.1.1 スタンドアロン構成
    2. 2.2  電源要件
      1. 2.2.1 USB Type-C コネクタを使用した電源入力
      2. 2.2.2 電源ツリー
      3. 2.2.3 電源ステータス LED
    3. 2.3  ヘッダ情報
      1. 2.3.1 OSPI 拡張コネクタ
      2. 2.3.2 ADC/DAC 外部 VREF ヘッダー
      3. 2.3.3 FSI ヘッダー
      4. 2.3.4 EQEP ヘッダー
    4. 2.4  プッシュ ボタン
    5. 2.5  リセット
    6. 2.6  クロック
    7. 2.7  ブート モードの選択
    8. 2.8  GPIO へのマッピング
    9. 2.9  IO エクスパンダ
    10. 2.10 インターフェイス
      1. 2.10.1  メモリ インターフェイス
        1. 2.10.1.1 OSPI
        2. 2.10.1.2 基板 ID EEPROM
      2. 2.10.2  イーサネット インターフェイス
        1. 2.10.2.1 イーサネット PHY 0 - RGMII2 / PR0_PRU0
        2. 2.10.2.2 イーサネット PHY 1 — RGMII1 / PR0_PRU1
      3. 2.10.3  I2C
        1. 2.10.3.1 産業用アプリケーションの LED
      4. 2.10.4  SPI
      5. 2.10.5  UART
      6. 2.10.6  MCAN
      7. 2.10.7  SDFM
      8. 2.10.8  FSI
      9. 2.10.9  JTAG
      10. 2.10.10 テスト オートメーションのピン マッピング
      11. 2.10.11 LIN
      12. 2.10.12 ADC および DAC
      13. 2.10.13 EQEP
      14. 2.10.14 EPWM
      15. 2.10.15 USB
    11. 2.11 ブースタパック ヘッダー
      1. 2.11.1 ブースタパック モード 00：標準的な LaunchPad/ブースタパックのピン配置
      2. 2.11.2 ブースタパック モード 01：サーボ モーター制御ブースタパック モード
      3. 2.11.3 ブースタパック モード 10：BOOSTXL-IOLINKM-8 モード
      4. 2.11.4 ブースタパック モード 11：C2000 DRVx ブースタパック モード
    12. 2.12 ピンマルチプレクサ マッピング
    13. 2.13 テスト ポイント
    14. 2.14 ベスト プラクティス
  8. 3ソフトウェア
  9. 4ハードウェア設計ファイル
  10. 5コンプライアンス
  11. 6追加情報
    1. 6.1 リビジョン E1 の付録
      1. 6.1.1 TA_POWERDOWNz は VSYS_TA_3V3 によってプルアップされ、VSYS_3V3 によって電源が供給される
      2. 6.1.2 R355 にるよ USB2.0_MUX_SEL0 のプルアップ
      3. 6.1.3 PRU0-ICSS0 の MDIO と MDC は、両方のイーサネット PHY に配線する必要がある
      4. 6.1.4 AM261_RGMII1_RXLINK および AM261_RGMII2_RXLINK を GPIO に接続する
    2. 6.2 リビジョン E2 の付録
      1. 6.2.1 リビジョン E2 を E1 から変更
      2. 6.2.2 リビジョン E2 既知の制限
    3. 6.3 リビジョン A の付録
      1. 6.3.1 リビジョン A を E2 から変更
      2. 6.3.2 リビジョン A エラッタ
    4.     商標
  12. 7参考資料
    1. 7.1 参考資料
    2. 7.2 この設計で使用するその他の TI 部品
  13. 8改訂履歴

2.10.2.1 イーサネット PHY 0 - RGMII2 / PR0_PRU0

AM261x LaunchPad では、RGMII2 に接続された 48 ピン イーサネット PHY (DP83869HMRGZT)、またはオンダイ プログラマブル リアルタイム ユニットおよび産業用通信サブシステム (PRU-ICSS) の PR0_PRU0 インスタンスを使用しています。RGMII2 信号と PR0_PRU0 信号は、AM261x MCU 上で内部的にピン多重化されており、アプリケーションに応じてソフトウェア制御できます。

PHY は、1Gb 動作をアドバタイズするように設定されています。PHY のイーサネット データ信号は、RJ45 コネクタで終端されています。RJ45 コネクタは、複数の磁気素子と複数の LED を内蔵したイーサネット 10/100/1000Mbps コネクティビティに対応し、リンクとアクティビティを表示するためにこのボード上で使用されます。

LP-AM261 イーサネット PHY 0図 2-17 イーサネット PHY 0

イーサネット PHY には、個別の電源が 3 つ必要です。VDDIO は、システムが生成する 3.3V 電源です。イーサネット PHY 用の 1.1V および 2.5V 電源専用 LDO があります。

SoC 付近には、送信クロックおよびデータ信号に直列終端抵抗があります。イーサネット PHY の近くには、受信クロック信号とデータ信号に直列終端抵抗が接続されています。

DP83869 PHY との互換性を確保するため、AM261x MCU から PHY への CPSW MDIO データ信号は、双方向レベル トランスレータを介して IO レベルを 1.8V から 3.3V にシフトします。CPSW MDIO クロック信号は、AM261x MCU の 3.3V IO ピンから供給されるため、レベル シフトは必要ありません。CPSW イーサネットと PRU イーサネットには独立した MDIO 信号があるため、アナログ スイッチ (TS5A23159DGSR/U48) は CPSW MDIO/MDC 信号と PRU MDIO/MDC 信号のいずれかを選択し、イーサネット PHY に配線されます。アナログ スイッチは、I2C 制御 IO エクスパンダ (U42) からの GPIO 信号によって制御されます。

表 2-19 CPSW/PRU-ICSS MDIO スイッチ (U48)
MDIO/MDC_MUX_SEL 条件 スイッチ機能
LOW (デフォルト) CPSW MDIO NC から COM、COM から NC
High PRU MDIO NO から COM、COM から NO

イーサネット PHY のリセット入力は、I2C 制御の IO エクスパンダ (U42)、ETH0_CPSW2_RST からの出力で AND 接続された PORz AM261x MCU 出力信号によって制御されます。

イーサネット PHY は、デバイスを特定の動作モードに設定するために、多くの機能ピンをストラップ オプションとして使用します。

表 2-20 イーサネット PHY 0 ストラッピング抵抗
機能ピン デフォルト モード LaunchPad のモード 機能
RX_D0 0 3 PHY アドレス：0011
RX_D1 0 0
JTAG_TDO/GPIO_1 0 0 RGMII to Copper
RX_D3 0 0
RX_D2 0 0
LED_0 0 0 自動ネゴシエーション、10/100/1000 アドバタイズ、自動 MDI-X
RX_ER 0 0
LED_2 0 0
RX_DV 0 0 ポート ミラーリングが無効
注: 各ストラップ ピンの内部プルダウン抵抗は、約 2.49kΩ です
注: RX_D0 および RX_D1 は 4 レベル ストラップ抵抗モード方式で使用されます。その他の信号はすべて 2 レベルのストラップ抵抗モードです。