JAJUA47B November   2024  – November 2025 AM2612

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   5
  6. 1評価基板の概要
    1. 1.1 はじめに
      1. 1.1.1 序文：はじめにお読みください
        1. 1.1.1.1 Sitara MCU+ Academy
        2. 1.1.1.2 重要な使用上の注意
    2. 1.2 キットの内容
    3. 1.3 製品情報
      1. 1.3.1 システム アーキテクチャの概要
      2. 1.3.2 部品の識別
      3. 1.3.3 機能ブロック図
      4. 1.3.4 ブースタパック：
      5. 1.3.5 製品情報
        1. 1.3.5.1 セキュリティ
  7. 2ハードウェア
    1. 2.1  構成
      1. 2.1.1 スタンドアロン構成
    2. 2.2  電源要件
      1. 2.2.1 USB Type-C コネクタを使用した電源入力
      2. 2.2.2 電源ツリー
      3. 2.2.3 電源ステータス LED
    3. 2.3  ヘッダ情報
      1. 2.3.1 OSPI 拡張コネクタ
      2. 2.3.2 ADC/DAC 外部 VREF ヘッダー
      3. 2.3.3 FSI ヘッダー
      4. 2.3.4 EQEP ヘッダー
    4. 2.4  プッシュ ボタン
    5. 2.5  リセット
    6. 2.6  クロック
    7. 2.7  ブート モードの選択
    8. 2.8  GPIO へのマッピング
    9. 2.9  IO エクスパンダ
    10. 2.10 インターフェイス
      1. 2.10.1  メモリ インターフェイス
        1. 2.10.1.1 OSPI
        2. 2.10.1.2 基板 ID EEPROM
      2. 2.10.2  イーサネット インターフェイス
        1. 2.10.2.1 イーサネット PHY 0 - RGMII2 / PR0_PRU0
        2. 2.10.2.2 イーサネット PHY 1 — RGMII1 / PR0_PRU1
      3. 2.10.3  I2C
        1. 2.10.3.1 産業用アプリケーションの LED
      4. 2.10.4  SPI
      5. 2.10.5  UART
      6. 2.10.6  MCAN
      7. 2.10.7  SDFM
      8. 2.10.8  FSI
      9. 2.10.9  JTAG
      10. 2.10.10 テスト オートメーションのピン マッピング
      11. 2.10.11 LIN
      12. 2.10.12 ADC および DAC
      13. 2.10.13 EQEP
      14. 2.10.14 EPWM
      15. 2.10.15 USB
    11. 2.11 ブースタパック ヘッダー
      1. 2.11.1 ブースタパック モード 00：標準的な LaunchPad/ブースタパックのピン配置
      2. 2.11.2 ブースタパック モード 01：サーボ モーター制御ブースタパック モード
      3. 2.11.3 ブースタパック モード 10：BOOSTXL-IOLINKM-8 モード
      4. 2.11.4 ブースタパック モード 11：C2000 DRVx ブースタパック モード
    12. 2.12 ピンマルチプレクサ マッピング
    13. 2.13 テスト ポイント
    14. 2.14 ベスト プラクティス
  8. 3ソフトウェア
  9. 4ハードウェア設計ファイル
  10. 5コンプライアンス
  11. 6追加情報
    1. 6.1 リビジョン E1 の付録
      1. 6.1.1 TA_POWERDOWNz は VSYS_TA_3V3 によってプルアップされ、VSYS_3V3 によって電源が供給される
      2. 6.1.2 R355 にるよ USB2.0_MUX_SEL0 のプルアップ
      3. 6.1.3 PRU0-ICSS0 の MDIO と MDC は、両方のイーサネット PHY に配線する必要がある
      4. 6.1.4 AM261_RGMII1_RXLINK および AM261_RGMII2_RXLINK を GPIO に接続する
    2. 6.2 リビジョン E2 の付録
      1. 6.2.1 リビジョン E2 を E1 から変更
      2. 6.2.2 リビジョン E2 既知の制限
    3. 6.3 リビジョン A の付録
      1. 6.3.1 リビジョン A を E2 から変更
      2. 6.3.2 リビジョン A エラッタ
    4.     商標
  12. 7参考資料
    1. 7.1 参考資料
    2. 7.2 この設計で使用するその他の TI 部品
  13. 8改訂履歴

2.10.7 SDFM

シグマデルタ フィルタ モジュール (SDFM) ペリフェラルの 2 つのインスタンスは、AM261x MCU からブースタパック ヘッダーに配線されています。複数のブースタパック ヘッダー モードを有効にするために、SDFM 信号路に沿って一連のマルチプレクサがあります。マルチプレクサ ロジックとブロック図を以下に示します。

LP-AM261 SDFM0図 2-24 SDFM0
注: BP_MUX_SW0_EXOR_SW1 は、BP_MUX_SW_S0 と BP_MUX_SW_S1 の間の論理 XOR の出力です
表 2-34 U31 マルチプレクサの選択
BP_MUX_SW_S0 BP_MUX_SW_S1 BP_MUX_SW0_EXOR_SW1 マルチプレクサ出力 (3A)
0 0 0 MCAN0_TX
0 1 1 SDFM0_D0
1 0 1 SDFM0_D0
1 1 0 MCAN0_TX
表 2-35 U67 マルチプレクサの選択
BP_MUX_SW_S0 BP_MUX_SW_S1 マルチプレクサ出力 (1A)
0 0 SPI0_CS0
0 1 PR1_PRU1_GPIO1
1 0 SDFM0_D2
1 1 SPI0_CS0
LP-AM261 SDFM1図 2-25 SDFM1
表 2-36 U46 マルチプレクサの選択
BP_MUX_SW_S4 マルチプレクサ出力 (1A)
0 UART3_RXD
1 SDFM1_D0
表 2-37 U31 マルチプレクサの選択
BP_MUX_SW_S0 BP_MUX_SW_S1 BP_MUX_SW0_EXOR_SW1 マルチプレクサ出力 (3A)
0 0 0 SPI0_D0
0 1 1 SDFM1_D1
1 0 1 SDFM1_D1
1 1 0 SPI0_D0
表 2-38 U37 マルチプレクサの選択
BP_MUX_SW_S1 マルチプレクサ出力 (COM)
0 SDFM1_D2
1 PR1_PRU1_GPIO19
表 2-39 U80 マルチプレクサの選択
BP_MUX_SW_S5 マルチプレクサ出力 (COM)
0 SDFM1_D3
1 PR1_PRU1_GPIO3
表 2-40 U46 マルチプレクサの選択
BP_MUX_SW_S4 マルチプレクサ出力 (2A)
0 ADC2_AIN3
1 SDFM1_CLK0