JAJUA77A June   2023  – November 2025

 

  1.   1
  2.   説明
  3.   特長
  4.   4
  5. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 製品情報
    4. 1.4 評価基板のリビジョンおよびアセンブリ バリエーション
    5. 1.5 仕様
  6. 2ハードウェア
    1. 2.1  補足画像
    2. 2.2  主な特長
      1. 2.2.1 プロセッサ
      2. 2.2.2 メモリ
      3. 2.2.3 JTAG エミュレータ
      4. 2.2.4 サポートされるインターフェイスおよびペリフェラル
      5. 2.2.5 アプリケーション固有のアドオン基板をサポートするための拡張コネクタ ヘッダー
    3. 2.3  電源
      1. 2.3.1 電源要件
      2. 2.3.2 電源入力
      3. 2.3.3 電源
      4. 2.3.4 電源オン オフの手順
        1. 2.3.4.1 電源オンの手順
        2. 2.3.4.2 電源オフの手順
        3. 2.3.4.3 電力テスト ポイント
      5. 2.3.5 電源シーケンス
      6. 2.3.6 AM62x 17x17 SoC 電源
      7. 2.3.7 電流監視
    4. 2.4  AM62x 低消費電力 SK 評価基板インターフェイスのマッピング
    5. 2.5  クロック処理
    6. 2.6  リセット
    7. 2.7  OLDI ディスプレイ インターフェイス
    8. 2.8  CSI インターフェイス
    9. 2.9  オーディオ コーデック インターフェイス
    10. 2.10 HDMI ディスプレイ インターフェイス
    11. 2.11 JTAG インターフェイス
    12. 2.12 テスト オートメーション ヘッダー
    13. 2.13 UART インターフェイス
    14. 2.14 USB インターフェイス
      1. 2.14.1 USB2.0 Type A インターフェイス
      2. 2.14.2 USB2.0 Type C インターフェイス
    15. 2.15 メモリ インターフェイス
      1. 2.15.1 LPDDR4 インターフェイス
      2. 2.15.2 OSPI
      3. 2.15.3 MMC インターフェイス
        1. 2.15.3.1 MMC0 - eMMC インターフェイス
        2. 2.15.3.2 MMC1 — マイクロ SD インターフェイス
        3. 2.15.3.3 MMC2 - M2 Key E インターフェイス
      4. 2.15.4 EEPROM
    16. 2.16 イーサネット インターフェイス
      1. 2.16.1 CPSW イーサネット PHY1 のデフォルト構成
      2. 2.16.2 CPSW イーサネット PHY2 のデフォルト構成
    17. 2.17 GPIO ポート エクスパンダ
    18. 2.18 GPIO へのマッピング
    19. 2.19 AM62x 低消費電力 SK 評価基板のユーザー設定と構成
      1. 2.19.1 評価基板 DIP スイッチ
      2. 2.19.2 ブート モード
      3. 2.19.3 ユーザー テスト LED
    20. 2.20 拡張ヘッダ
      1. 2.20.1 ユーザー拡張コネクタ
      2. 2.20.2 MCU コネクタ
      3. 2.20.3 PRU コネクタ
    21. 2.21 プッシュ ボタン
    22. 2.22 I2C アドレス マッピング
  7. 3ハードウェア設計ファイル
  8. 4準拠に関する情報
    1. 4.1 EMC、EMI、ESD への準拠
  9. 5追加情報
    1. 5.1 既知の問題と修正
    2.     商標
    3.     72
  10. 6改訂履歴

2.12 テスト オートメーション ヘッダー

AM62x 低消費電力 SK 評価基板は、40 ピンのテスト オートメーション ヘッダー (FH12A-40S-0.5SH) を搭載しており、パワーダウン、POR、ウォーム リセット、ブート モード制御などの基本動作を外部コントローラで操作することができます。

テスト オートメーション回路は、専用レギュレータ (メーカー型番：TPS62177DQCR) から生成された 3.3V 電源から電源を供給されます。SoC の I2C1 は、テスト オートメーション ヘッダーに接続されています。テスト オートメーション ヘッダーのもう一つの I2C インスタンス (BOOTMODE_I2C) は、メーカー型番 TCA6424ARGJR の 24 ビット I2C ブート モード IO エクスパンダに接続されており、AM62X SoC のブート モードを制御できます。

テスト オートメーション インターフェイスのブロック図図 2-14 テスト オートメーション インターフェイスのブロック図

テスト オートメーション回路には電圧変換回路があり、コントローラは AM62x SoC で使用される IO 電圧から絶縁されています。AM62x SoC のブート モードは、ユーザーが DIP スイッチ、または I2C IO エクスパンダ経由のテスト オートメーション ヘッダを使用して設定する必要があります。ブート モード バッファは、DIP スイッチまたは I2C IO エクスパンダによって駆動されるブート モード制御を分離するために使用されます。ブート モードは、ボード上の 2 つの 8 ビット DIP スイッチを使用して制御することができ、スイッチが ON 位置に設定されている場合はプルアップ抵抗をバッファの出力に、OFF 位置に設定されている場合は弱いプルダウン抵抗に接続します。バッファの出力は AM62x SoC のブート モード ピンに接続され、リセット サイクル中にブート モードが必要な場合にのみ出力が有効になります。

テスト オートメーション ヘッダーによってブート モードを設定する場合、必要なスイッチ値が I2C IO エクスパンダ出力に設定されます。これにより、DIP スイッチ値が上書きされ、SoC に目的のブート値が得られます。ブート モード用に使用されるピンにはそれ以外の機能もあるため、これらは、通常動作時にブート モード バッファをディスエーブルにすることによって分離されます。

テスト オートメーション ヘッダーからのパワーダウン信号は、ボード上の専用電源を除くすべてのレールをパワーダウンするように SK 評価基板に指示します。同様に、PORZn 信号は SoC にハード リセットを行い、WARM_RESETn は SoC にウォーム リセットを行います。

表 2-11 オートメーション コネクタ (J24) のピン配置をテストします
ピン番号。 信号 IO 方向 ピン番号。 信号 IO 方向
1VCC3V3_TA電源21NC該当なし
2VCC3V3_TA電源22NC該当なし
3VCC3V3_TA電源23NC該当なし
4NC該当なし24NC該当なし
5NC該当なし25DGND電源
6NC該当なし26TEST_POWERDOWN入力
7DGND電源27TEST_PORZn入力
8NC該当なし28TEST_WARMRESETn入力
9NC該当なし29NC該当なし
10NC該当なし30TEST_GPIO1双方向
11NC該当なし31TEST_GPIO2双方向
12NC該当なし32TEST_GPIO3入力
13NC該当なし33TEST_GPIO4入力
14NC該当なし34DGND電源
15NC該当なし35NC該当なし
16DGND電源36SoC_I2C1_TA_SCL双方向
17NC該当なし37BOOTMODE_I2C_SCL双方向
18NC該当なし38SoC_I2C1_TA_SDA双方向
19NC該当なし39BOOTMODE_I2C_SDA双方向
20NC該当なし40DGND電源