Produktdetails

Sample rate (max) (Msps) 1500 Resolution (Bits) 16 Number of input channels 4 Interface type JESD204B, JESD204C Analog input BW (MHz) 1800 Features Bypass Mode, Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Internal Reference, Low power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 4400 SNR (dB) 72.1 ENOB (Bits) 11.8 SFDR (dB) 68 Operating temperature range (°C) -40 to 105 Input buffer Yes
Sample rate (max) (Msps) 1500 Resolution (Bits) 16 Number of input channels 4 Interface type JESD204B, JESD204C Analog input BW (MHz) 1800 Features Bypass Mode, Decimating Filter, Differential Inputs, High Dynamic Range, High Performance, Internal Reference, Low power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 4400 SNR (dB) 72.1 ENOB (Bits) 11.8 SFDR (dB) 68 Operating temperature range (°C) -40 to 105 Input buffer Yes
FCCSP (ANH) 289 190.44 mm² 13.8 x 13.8
  • 16-bit, quad channel 1.5GSPS ADC
  • Noise spectral density: -163.7dBFS/Hz
  • Thermal Noise: 75.6dBFS
  • Noise figure: 14.4dB
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 40fs
  • Buffered analog inputs
  • Input fullscale: 1.44Vpp (4.1dBm)
  • Full power input bandwidth (-3dB): 1.8GHz
  • Ultra-low close-in residual phase noise:
    • −140dBc/Hz at 10kHz offset at 1GHz
  • Spectral performance (fIN = 1GHz, -1dBFS):
    • SNRflat: 72.1dBFS
    • HD2,3: 68dBc
    • Non HD2,3: 93dBFS
  • 96-tap/ch programmable FIR equalizer filter
  • 12-bit Fractional delay filter
  • Digital down-converters (DDCs)
    • Up to 8 DDC
    • Complex output: /2, /3, /4, /5 to /32768 decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1µs
  • JESD204B/C serial data interface
    • Maximum lane rate: 24.75Gbps
  • Code error rate (CER): 1E-15 errors/sample
  • Power consumption: 1.1W/channel (1.5GSPS)
  • 16-bit, quad channel 1.5GSPS ADC
  • Noise spectral density: -163.7dBFS/Hz
  • Thermal Noise: 75.6dBFS
  • Noise figure: 14.4dB
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 40fs
  • Buffered analog inputs
  • Input fullscale: 1.44Vpp (4.1dBm)
  • Full power input bandwidth (-3dB): 1.8GHz
  • Ultra-low close-in residual phase noise:
    • −140dBc/Hz at 10kHz offset at 1GHz
  • Spectral performance (fIN = 1GHz, -1dBFS):
    • SNRflat: 72.1dBFS
    • HD2,3: 68dBc
    • Non HD2,3: 93dBFS
  • 96-tap/ch programmable FIR equalizer filter
  • 12-bit Fractional delay filter
  • Digital down-converters (DDCs)
    • Up to 8 DDC
    • Complex output: /2, /3, /4, /5 to /32768 decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1µs
  • JESD204B/C serial data interface
    • Maximum lane rate: 24.75Gbps
  • Code error rate (CER): 1E-15 errors/sample
  • Power consumption: 1.1W/channel (1.5GSPS)

The ADC34RF72 is a 16-bit, 1.5GSPS (non-interleaved), quad channel analog to digital converter (ADC). The device is designed for the highest signal-to-noise ratio (SNR) and delivers a noise spectral density of −163.7dBFS/Hz. Using internal averaging modes, the NSD can be improved to as low as -168.7dBFS/Hz. The buffered analog inputs support a programmable internal termination impedance of 50, 100, 200Ω with a full power input bandwidth of 1.8GHz (−3dB).

The device includes several digital processing features such as a 96-tap/ch programmable FIR filter for equalization, a 12-bit fractional delay filter as well as multiple digital down converters (DDCs). There are eight DDCs supporting decimation factors of /2, /3 and /5 up to /32768. The 48-bit NCOs support phase coherent frequency hopping.

The ADC34RF72 supports the JESD204B/C serial data interface with interface rates up to 24.75Gbps. The power efficient ADC architecture consumes 1.1W/ch at 1.5GSPS and provides power scaling with lower sampling rates.

The ADC34RF72 is a 16-bit, 1.5GSPS (non-interleaved), quad channel analog to digital converter (ADC). The device is designed for the highest signal-to-noise ratio (SNR) and delivers a noise spectral density of −163.7dBFS/Hz. Using internal averaging modes, the NSD can be improved to as low as -168.7dBFS/Hz. The buffered analog inputs support a programmable internal termination impedance of 50, 100, 200Ω with a full power input bandwidth of 1.8GHz (−3dB).

The device includes several digital processing features such as a 96-tap/ch programmable FIR filter for equalization, a 12-bit fractional delay filter as well as multiple digital down converters (DDCs). There are eight DDCs supporting decimation factors of /2, /3 and /5 up to /32768. The 48-bit NCOs support phase coherent frequency hopping.

The ADC34RF72 supports the JESD204B/C serial data interface with interface rates up to 24.75Gbps. The power efficient ADC architecture consumes 1.1W/ch at 1.5GSPS and provides power scaling with lower sampling rates.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4
Typ Titel Datum
* Data sheet ADC34RF72 Quad Channel 16-bit 1.5GSPS RF Sampling Data Converter datasheet (Rev. A) PDF | HTML 01 Okt 2025
Analog Design Journal Sampling around Nyquist holes in high-speed converters PDF | HTML 16 Mai 2025
Application note Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 28 Mär 2025
Application note Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 26 Mär 2025

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADC34RF72EVM — ADC3xRF72 – Evaluierungsmodul

Mit dem Evaluierungsmodul (EVM) ADC3xRF72EVM kann die ADC34RF7x-Familie von Hochgeschwindigkeits-Analog-Digital-Wandlern (ADCs) bewertet werden. ADC3xRF72EVM ist mit einem ADC3xRF72 bestückt. ADC3xRF72 ist ein 16-Bit-Vierkanal-ADC mit JESD-Schnittstelle, der mit Sample-Raten von bis zu 1,5 GSPS (...)
Benutzerhandbuch: PDF | HTML
Simulationsmodell

ADC34RF72 S-Parameter Model

SBAM525.ZIP (492 KB) - S-Parameter Model
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
FCCSP (ANH) 289 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos