Startseite Logik- & Spannungsumsetzung Puffer, Treiber & Transceiver Nicht invertierende Puffer & Treiber
Startseite
Logik- & Spannungsumsetzung
Puffer, Treiber & Transceiver
Nicht invertierende Puffer & Treiber

SN74AUP2G07

AKTIV

2-Kanal, 0,8-V- bis 3,6-V-Puffer mit Open-Drain-Ausgängen und geringem Stromverbrauch

Jetzt bestellen
Datenblatt

SN74AUP2G07

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 IOL (max) (mA) 4 Supply current (max) (µA) 0.9 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 6 1.4000000000000001 mm² 1 x 1.4000000000000001 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Low static-power consumption (ICC = 0.9 µA maximum)
  • Low dynamic-power consumption (Cpd = 1 pF typical at 3.3 V)
  • Low input capacitance (Ci = 1.5 pF typical)
  • Low noise – overshoot and undershoot <10% of VCC
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Input hysteresis allows slow input transition and better switching noise immunity at the input (Vhys = 250 mV typical at 3.3 V)
  • Wide operating VCC range of 0.8 V to 3.6 V
  • Optimized for 3.3 V operation
  • 3.6-V I/O tolerant to support mixed-mode signal operation
  • tpd = 3.3 ns maximum at 3.3 V
  • Suitable for point-to-point applications
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • ESD performance tested per JESD 22
    • 4500-V human-body model
    • 1500-V charged-device model
  • Low static-power consumption (ICC = 0.9 µA maximum)
  • Low dynamic-power consumption (Cpd = 1 pF typical at 3.3 V)
  • Low input capacitance (Ci = 1.5 pF typical)
  • Low noise – overshoot and undershoot <10% of VCC
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Input hysteresis allows slow input transition and better switching noise immunity at the input (Vhys = 250 mV typical at 3.3 V)
  • Wide operating VCC range of 0.8 V to 3.6 V
  • Optimized for 3.3 V operation
  • 3.6-V I/O tolerant to support mixed-mode signal operation
  • tpd = 3.3 ns maximum at 3.3 V
  • Suitable for point-to-point applications
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • ESD performance tested per JESD 22
    • 4500-V human-body model
    • 1500-V charged-device model

The SN74AUP2G07 device is a dual buffer gate with open drain output that operates from 0.8 V to 3.6 V.

The SN74AUP2G07 device is a dual buffer gate with open drain output that operates from 0.8 V to 3.6 V.
open-in-new Andere Nicht invertierende Puffer & Treiber suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Gleiche Funktionalität, gleiche Pinbelegung wie verglichener Baustein
SN74LVC2G07 AKTIV 2-Kanal-Puffer, 1,65 bis 5,5 V mit Open-Drain-Ausgängen Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 6
Typ Titel Datum
* Data sheet SN74AUP2G07 Low-Power Dual Buffer/Driver With Open-Drain Outputs datasheet (Rev. E) PDF | HTML 04 Okt 2021
Application brief Understanding Schmitt Triggers (Rev. A) PDF | HTML 22 Mai 2019
Selection guide Little Logic Guide 2018 (Rev. G) 06 Jul 2018
Selection guide Logic Guide (Rev. AB) 12 Jun 2017
Application note How to Select Little Logic (Rev. A) 26 Jul 2016
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 Jul 2004

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

5-8-LOGIC-EVM — Generisches Logik-Evaluierungsmodul für 5- bis 8-polige DCK-, DCT-, DCU-, DRL- und DBV-Gehäuse

Flexibles EVM zur Unterstützung aller Geräte mit 5- bis 8-poligem DCK-, DCT-, DCU-, DRL- oder DBV-Gehäuse.
Benutzerhandbuch: PDF
Nicht verfügbar auf TI.com
Simulationsmodell

SN74AUP2G07 Behavioral SPICE Model

SCEM677.ZIP (7 KB) - PSpice Model
Herunterladen
Simulationsmodell

SN74AUP2G07 PSpice Model

SCEM577.ZIP (50 KB) - PSpice Model
Herunterladen
Gehäuse Pins Herunterladen
DSBGA (YFP) 6 Optionen anzeigen
SOT-SC70 (DCK) 6 Optionen anzeigen
USON (DRY) 6 Optionen anzeigen
X2SON (DSF) 6 Optionen anzeigen
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos