Inicio Convertidores de datos Convertidores analógico-digitales (ADC) ADC de alta velocidad (≥ 10 MSPS)
Inicio
Convertidores de datos
Convertidores analógico-digitales (ADC)
ADC de alta velocidad (≥ 10 MSPS)

ADC12DJ5200RF

ACTIVO

ADC de 12 bits de muestreo de RF con 5,2 GSPS de doble canal o 10,4 GSPS de un solo canal

Haga su pedido ahora
Hoja de datos

ADC12DJ5200RF

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² (10 mm × 10 mm) FCCSP (ZEG) 144 100 mm² (10 mm × 10 mm)
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V

The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.

The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
filter Buscar otro/a ADC de alta velocidad (≥ 10 MSPS)
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Reemplazo con funcionalidad mejorada del dispositivo comparado
ADC12DJ5200-SP ACTIVO Radiation-hardened, 300krad, 12-bit dual 5.2GSPS or single 10.4GSPS ADC ADC12DJ5200-SP has qualification and screening completed similar to QML Y.
ADC12DJ5200-EP ACTIVO ADC de 12 bits de producto mejorado con 5.2 GSPS de doble canal o 10.4 GSPS de canal único ADC12DJ5200-EP extends the temperature range and has further controls in place for single-site production, testing and assembly.
Pin por pin con la misma funcionalidad que el dispositivo comparado
ADC08DJ5200RF ACTIVO ADC de 8 bits de muestreo de RF con 5,2 GSPS de doble canal o 10,4 GSPS de un solo canal ADC08DJ5200RF offers lower resolution and no DDC.
ADC12DJ4000RF ACTIVO ADC de muestreo de RF de 12 bits con 4 GSPS de doble canal u 8 GSPS de un solo canal ADC12DJ4000RF offers lower power with the same features.

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 17
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos ADC12DJ5200RF 10.4GSPS Single-Channel or 5.2GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. G) PDF | HTML 8/04/2025
Nota sobre la aplicación Leveraging TI’s Clock Tools For Converter Designs PDF | HTML 20/04/2026
Nota sobre la aplicación Proper High-Speed A/D Converter Passband Flatness Revealed: Part 1 (Rev. A) PDF | HTML 20/11/2025
Nota sobre la aplicación Proper High-Speed Converter Pass-Band Flatness Revealed: Part 2 PDF | HTML 18/11/2025
Nota sobre la aplicación Unraveling the Full-Scale Mysteries of Your RF Converter’s Analog Inputs (Rev. A) PDF | HTML 28/04/2025
Nota sobre la aplicación Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 28/03/2025
Nota sobre la aplicación Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 26/03/2025
Nota sobre la aplicación Coherently Sampling in High-Speed Data-Converter Testing PDF | HTML 27/02/2025
Nota sobre la aplicación The 3rd dB: Why a Lossy Attenuation Network Pad Works Well With RF ADCs PDF | HTML 19/02/2025
Informe Simplifying Power Architectures With Low-Noise Power Devices (Rev. A) PDF | HTML 4/11/2024
Analog Design Journal How anti-aliasing filter design techniques improve active RF converter front ends PDF | HTML 23/05/2024
Nota sobre la aplicación Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 19/06/2023
Third party document JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices 22/07/2021
Analog Design Journal Clutter‐free power supplies for RF converters in radar applications (Part 1)  18/03/2021
Nota sobre la aplicación Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization 11/11/2020
Nota sobre la aplicación Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 30/09/2020
Artículo técnico So, what are S-parameters anyway? PDF | HTML 23/05/2019

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC12DJ5200RFEVM — Módulo de evaluación de ADC ADC12DJ5200RF de muestreo de RF de 12 bits, de 5.2 GSPS dobles o 10.4 GS

El módulo de evaluación (EVM) ADC12DJ5200RF está diseñado para evaluar la familia ADC12DJ5200RF de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC12DJ5200RF, un ADC de 12 bits y doble canal de 5.2 GPS o un canal de 10.4 GPS con interfaz JESD204B, que (...)
Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Placa de evaluación

TRF1208-ADC12DJ5200RFEVM — Módulo de evaluación TRF1208 para amplificador totalmente diferencial para muestreo RF de alta veloc

El módulo de evaluación (EVM) TRF1208-ADC12DJ5200RF está diseñado para evaluar la familia ADC12DJ5200RF de ADC de alta velocidad. El EVM está equipado con el ADC12DJ5200RF, un ADC de 12 bits y doble canal de 5.2 GPS o un canal de 10.4 GPS con interfaz JESD204B, que permite evaluar todos los (...)
Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Placa de evaluación

ANNAP-3P-WWDM60 — Annapolis Microsystems de 4 canales ADC, tarjeta intermedia DAC FPGA de 2 canales hasta 10 GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
Desde: Annapolis Micro Systems
Productos y hardware compatibles
Firmware

SLWC120 — TSW14J57 ADC12DJ5200RF Reference Design Firmware

Productos y hardware compatibles
Firmware

TI204C-IP — Request for JESD204 rapid design IP

La IP de diseño rápido JESD204 se diseñó para permitir a los ingenieros de FPGA lograr una ruta acelerada hacia un sistema JESD204 en funcionamiento. La IP se diseñó de manera que el procesamiento digital descendente y otras lógicas de aplicación estén aislados de la mayoría de las restricciones (...)

Productos y hardware compatibles
GUI para el módulo de evaluación (EVM)

DATACONVERTERPRO-SW — Instalador de interfaz gráfica de usuario (GUI) profesional de convertidor de datos de alta velocidad, v5.31

Esta interfaz gráfica de usuario (GUI) de convertidor de datos de alta velocidad pro es un programa para PC (compatible con Windows® XP/7/10) que está diseñado para ayudar en la evaluación de la mayoría de los convertidores de datos de alta velocidad (convertidor de señal analógica a digital [ADC] (...)

Productos y hardware compatibles
Modelo de simulación

ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)

SLVMD65A.ZIP (49879 KB) - Modelo IBIS-AMI
Productos y hardware compatibles
Modelo de simulación

ADC12DJ5200RF S-Parameter Model

SLVMDX5.ZIP (1563 KB) - Modelo de parámetros-S
Productos y hardware compatibles
Herramienta de cálculo

ADC12DJ5200RF-CALC — Herramienta de cálculo de escala total de la red de entrada ADC12DJ5200RF.

Calculation tool referenced in application note SLVAFZ7.
Productos y hardware compatibles
Herramienta de cálculo

ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input

DC accuracy calculator which accounts for ADC and amplifier noise and imperfections.
Productos y hardware compatibles
Herramienta de cálculo

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

Esta calculadora Excel proporciona a los diseñadores de sistemas una forma de simplificar el diseño y la depuración de receptores de muestreo de RF directo. Ofrece tres funciones: planificación de frecuencias, filtrado analógico y localización de espurios del filtro de decimación.

En la fase de (...)

Productos y hardware compatibles
Herramienta de diseño

SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package

Productos y hardware compatibles
Diseño de referencia

TIDA-010128 — Diseño de referencia de 20.8 GSPS escalable para digitalizadores de 12 bits

Este diseño de referencia describe un sistema de muestreo de 20.8 GSPS que utiliza convertidores analógico a digital (ADC) de muestreo de RF en una configuración intercalada en el tiempo. El método de intercalación temporal es una forma probada y tradicional de aumentar la tasa de muestreo; sin (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-01027 — Diseño de referencia de fuente de alimentación de bajo ruido, que maximiza el rendimiento en sistema

Este diseño de referencia demuestra un diseño de fuente de alimentación de cinco carriles eficiente y de bajo ruido para sistemas de adquisición de datos (DAQ) de muy alta velocidad capaces > 12.8 GSPS. Los convertidores CC/CC de la fuente de alimentación están sincronizados con frecuencia y con (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-01028 — Diseño de referencia de interfaz analógica 12.8 GSPS para osciloscopio de alta velocidad y digitaliz

Este diseño de referencia proporciona un ejemplo práctico de convertidores analógico a digital (ADC) de muestreo de RF intercalados para lograr una velocidad de muestreo de 12.8 GSPS. Esto se hace intercalando temporalmente dos ADC de muestreo de RF. El intercalado requiere un cambio de fase entre (...)
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
FCCSP (AAV) 144 Ultra Librarian
FCCSP (ZEG) 144 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos