Inicio Lógica y traducción de voltaje Biestables, latches y registros Biestables JK
Inicio
Lógica y traducción de voltaje
Biestables, latches y registros
Biestables JK

CD54HC73

ACTIVO

Flip flop J-K con activación lógica de doble borde negativo con CMOS de alta velocidad con Reset

Haga su pedido ahora
Hoja de datos

CD54HC73

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of channels 2 Technology family HC Input type LVTTL/CMOS IOL (max) (mA) -6 IOH (max) (mA) 6 Operating temperature range (°C) -55 to 125 Rating Military
Number of channels 2 Technology family HC Input type LVTTL/CMOS IOL (max) (mA) -6 IOH (max) (mA) 6 Operating temperature range (°C) -55 to 125 Rating Military
CDIP (J) 14 130.4652 mm² (— mm × — mm)
  • Hysteresis on clock inputs for improved noise immunity and increased input rise and fall times
  • Asynchronous reset
  • Complementary outputs
  • Buffered inputs
  • Typical fMAX = 60 MHz at VCC = 5 V, CL = 15 pF, TA = 25℃
  • Fanout (over temperature range)
    • Standard outputs: 10 LSTTL loads
    • Bus driver outputs: 15 LSTTL loads
  • Wide operating temperature range: –55℃ to 125℃
  • Balanced propagation delay and transition times
  • Significant power reduction compared to LSTTL Logic ICs
  • HC types
    • 2 V to 6V operation
    • High noise immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5 V
  • HCT types
    • 4.5 V to 5.5 V operation
    • Direct LSTTL input logic compatibility, VIL = 0.8 V (max), VIH = 2 V (min)
    • CMOS input compatibility, II ≤ 1 µA at VOL, VOH
  • Hysteresis on clock inputs for improved noise immunity and increased input rise and fall times
  • Asynchronous reset
  • Complementary outputs
  • Buffered inputs
  • Typical fMAX = 60 MHz at VCC = 5 V, CL = 15 pF, TA = 25℃
  • Fanout (over temperature range)
    • Standard outputs: 10 LSTTL loads
    • Bus driver outputs: 15 LSTTL loads
  • Wide operating temperature range: –55℃ to 125℃
  • Balanced propagation delay and transition times
  • Significant power reduction compared to LSTTL Logic ICs
  • HC types
    • 2 V to 6V operation
    • High noise immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5 V
  • HCT types
    • 4.5 V to 5.5 V operation
    • Direct LSTTL input logic compatibility, VIL = 0.8 V (max), VIH = 2 V (min)
    • CMOS input compatibility, II ≤ 1 µA at VOL, VOH
filter Buscar otro/a Biestables JK
No hay detalles disponibles para este producto.
open-in-new Buscar otro/a Biestables JK
Descargar

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos CDx4HC73 CD74HCT73 Dual J-K Flip-Flop with Reset Negative-Edge Trigger datasheet (Rev. G) PDF | HTML 12/10/2022
* SMD CD54HC73 SMD 5962-85153 21/06/2016

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​