Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

CDCVF111

COMPRA POR ÚLTIMA VEZ

Controlador de reloj diferencial LVPECL 1:9

Haga su pedido ahora
Hoja de datos

CDCVF111

COMPRA POR ÚLTIMA VEZ
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Differential Output frequency (max) (MHz) 650 Number of outputs 9 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:9 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
Function Differential Output frequency (max) (MHz) 650 Number of outputs 9 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:9 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
  • Low-Output Skew for Clock-Distribution Applications
  • Differential Low-Voltage Pseudo-ECL (LVPECL) Compatible Inputs and Outputs
  • Distributes Differential Clock Inputs to Nine Differential Clock Outputs
  • Output Reference Voltage (VREF) Allows Distribution From a Single-Ended Clock Input
  • Packaged In a 28-Pin Plastic Chip Carrier
  • Low-Output Skew for Clock-Distribution Applications
  • Differential Low-Voltage Pseudo-ECL (LVPECL) Compatible Inputs and Outputs
  • Distributes Differential Clock Inputs to Nine Differential Clock Outputs
  • Output Reference Voltage (VREF) Allows Distribution From a Single-Ended Clock Input
  • Packaged In a 28-Pin Plastic Chip Carrier

The differential LVPECL clock-driver circuit distributes one pair of differential LVPECL clock inputs (CLKIN, CLKIN)\ to nine pairs of differential clock (Y, Y)\ outputs with minimum skew for clock distribution. It is specifically designed for driving 50- transmission lines.

The VREF output can be strapped to the CLKIN\ input for a single-ended CLKIN input.

The CDCVF111 is characterized for operation from –40°C to 85°C.

The differential LVPECL clock-driver circuit distributes one pair of differential LVPECL clock inputs (CLKIN, CLKIN)\ to nine pairs of differential clock (Y, Y)\ outputs with minimum skew for clock distribution. It is specifically designed for driving 50- transmission lines.

The VREF output can be strapped to the CLKIN\ input for a single-ended CLKIN input.

The CDCVF111 is characterized for operation from –40°C to 85°C.
filter Buscar otro/a Búferes de reloj
Descargar

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Tipo Título Fecha
* Data sheet 1:9 Differential LVPECL Clock Driver datasheet (Rev. B) 07 jun 2002

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje