Inicio Lógica y traducción de voltaje Búferes, controladores y transceptores Búferes y controladores inversores
Inicio
Lógica y traducción de voltaje
Búferes, controladores y transceptores
Búferes y controladores inversores

SN74AHC1G04

ACTIVO

Inversor único de 2 V a 5.5 V

Haga su pedido ahora
Hoja de datos

SN74AHC1G04

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • Operating range 2 V to 5.5 V
  • Max tpd of 6.5 ns at 5 V
  • Low power consumption, 10-µA max ICC
  • ±8-mA output drive at 5 V
  • Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
  • Latch-up performance exceeds 250 mA per JESD 17
  • Operating range 2 V to 5.5 V
  • Max tpd of 6.5 ns at 5 V
  • Low power consumption, 10-µA max ICC
  • ±8-mA output drive at 5 V
  • Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
  • Latch-up performance exceeds 250 mA per JESD 17

The SN74AHC1G04 contains one inverter gate. The device performs the Boolean function Y = A.

The SN74AHC1G04 contains one inverter gate. The device performs the Boolean function Y = A.

filter Buscar otro/a Búferes y controladores inversores
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
SN74LVC1G04 ACTIVO Inversor único de 1.65 V a 5.5 V Shorter average propagation delay (5.5ns), higher average drive strength (24mA)

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 22
Tipo Título Fecha
* Data sheet SN74AHC1G04 Single Inverter Gate datasheet (Rev. V) PDF | HTML 01 feb 2024
Product overview Configurable Timed Reset Using Discrete Logic (Rev. A) PDF | HTML 02 may 2023
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 26 jul 2021
Selection guide Little Logic Guide 2018 (Rev. G) 06 jul 2018
Selection guide Logic Guide (Rev. AB) 12 jun 2017
Application note How to Select Little Logic (Rev. A) 26 jul 2016
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 02 dic 2015
User guide LOGIC Pocket Data Book (Rev. B) 16 ene 2007
Product overview Design Summary for WCSP Little Logic (Rev. B) 04 nov 2004
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 jul 2004
Application note Selecting the Right Level Translation Solution (Rev. A) 22 jun 2004
Application note Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 02 dic 2002
Application note Texas Instruments Little Logic Application Report 01 nov 2002
Application note TI IBIS File Creation, Validation, and Distribution Processes 29 ago 2002
Design guide AHC/AHCT Designer's Guide February 2000 (Rev. D) 24 feb 2000
Application note Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 08 sep 1999
Product overview Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 01 abr 1998
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 01 dic 1997
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 01 ago 1997
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 01 jun 1997
Application note Live Insertion 01 oct 1996
Selection guide Logic Guide (Rev. AC) PDF | HTML 01 jun 1994

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

5-8-LOGIC-EVM — Módulo de evaluación de lógico genérico para encapsulados DCK, DCT, DCU, DRL y DBV,de 5- a 8-pines

EVM flexible diseñado para admitir cualquier dispositivo que tenga un encapsulado DCK, DCT, DCU, DRL o DBV y entre 5 y 8 pines.
Guía del usuario: PDF
No disponible en TI.com
Modelo de simulación

SN74AHC1G04 Behavioral SPICE Model

SCLM274.ZIP (7 KB) - PSpice Model
Descargar
Modelo de simulación

SN74AHC1G04 IBIS Model

SCLM003.ZIP (13 KB) - IBIS Model
Descargar
Modelo de simulación

SN74AHC1G04 TINA-TI Reference Design

SCLM113.TSC (25 KB) - TINA-TI Reference Design
Descargar
Modelo de simulación

SN74AHC1G04 TINA-TI Spice Model

SCLM114.ZIP (3 KB) - TINA-TI Spice Model
Descargar
Modelo de simulación

SN74AHC1G04H IBIS Model

SCLM028.ZIP (6 KB) - IBIS Model
Descargar
Modelo de simulación

SN74AHC1G04H IBIS Model

SCLM029.ZIP (5 KB) - IBIS Model
Descargar
Modelo de simulación

SN74AHC1G04H IBIS Model

SCLM030.ZIP (6 KB) - IBIS Model
Descargar
Modelo de simulación

SN74AHC1G04H IBIS Model

SCLM031.ZIP (5 KB) - IBIS Model
Descargar
Diseños de referencia

TIDA-01434 — Diseño de referencia de ADC de 24 bits de alimentación bipolar aislada y sin transformador

Este diseño de referencia aislado de 3.65 mm delgado permite soluciones de entrada bipolar y alto rendimiento altamente integradas con un convertidor analógico a digital (ADC) sigma-delta de 24 bits. Los módulos modernos de entrada analógica necesitan un alto rendimiento en diferentes aspectos, (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01056 — Diseño de referencia DAQ de 1 MSPS de 20 bits que optimiza la eficiencia de la fuente de alimentació

Este diseño de referencia para sistemas de adquisición de datos (DAQ) de alto rendimiento optimiza la etapa de potencia con el fin de reducir el consumo de potencia y minimizar el efecto de la EMI del regulador de conmutación mediante el uso del convertidor buck LMS3635-Q1.  Estos diseños de (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01054 — Diseño de referencia de potencia multicarril para eliminar los efectos EMI en sistemas DAQ de alto r

El diseño de referencia TIDA-01054 ayuda a eliminar los efectos de degradación del rendimiento de EMI en los sistemas de adquisición de datos (DAQ) de más de 16 bits con la ayuda del convertidor buck LM53635. El convertidor buck permite al diseñador colocar soluciones de potencia cerca de la ruta (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-070005 — Diseño de referencia de punto de carga (POL) de corriente compartido de grado espacial, de 3 a 7 VIN

Diseño de referencia de hardware de alimentación espacial CC/CC de 24 A.

A medida que avanza la tecnología FPGA y ASIC, los requisitos de tensión del núcleo son menores, pero la demanda de corriente es mayor. Las FPGA y ASICS espaciales más recientes requieren bajo tensión y altas corrientes para el (...)

Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01055 — Diseño de referencia de optimización de búfer de referencia de tensión ADC para sistemas DAQ de alto

El diseño de referencia TIDA-01055 para sistemas de adquisición de datos de alto rendimiento optimiza el búfer de referencia del convertidor analógico a digital para mejorar el rendimiento de la relación señal-ruido y reducir el consumo de potencia con el amplificador operacional de alta velocidad (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01057 — Diseño de referencia que maximiza el rango dinámico de señal para entrada diferencial real de 10 Vpp

Este diseño de referencia está orientado a sistemas de adquisición de datos (DAQ) de alto rendimiento para mejorar el rango dinámico de los ADC diferenciales de 20 bits. Muchos sistemas DAQ requieren la capacidad de medición en un amplio rango de escala total (FSR) para obtener un rango dinámico (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01037 — Diseño de referencia de adquisición de datos optimizado para aislador de 1 MSPS de 20 bits, que maxi

El TIDA-01037 es un diseño de referencia de adquisición de datos de entrada analógica aislada de 1 MSPS y 20 bits que utiliza dos dispositivos aisladores diferentes para maximizar el rendimiento de la SNR de la cadena de señales y la tasa de muestreo. Para señales que requieren baja fluctuación, (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01051 — Diseño de referencia que optimiza la utilización de FPGA y la producción de datos para equipos de pr

El diseño de referencia TIDA-01051 se usa para demostrar la densidad de canales optimizada, la integración, el consumo de potencia, la distribución del reloj y el rendimiento de la cadena de señales de los sistemas de adquisición de datos (DAQ) con un recuento de canales muy elevado, como los que (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01050 — Diseño de referencia del sistema DAQ de interfaz analógica optimizado para convertidores de datos SA

El diseño de referencia TIDA-01050 tiene como objetivo mejorar la integración, el consumo de potencia, el rendimiento y los problemas de sincronización que suelen asociarse a los equipos de prueba automáticos. Este diseño es aplicable a cualquier sistema ATE, pero es más adecuado para sistemas que (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-01052 — Diseño de referencia de controlador ADC que mejora la THD a escala completa mediante alimentación ne

El diseño de referencia TIDA-01052 tiene como objetivo destacar las mejoras en el rendimiento de sistema que se obtienen al utilizar un carril de tensión negativa en los amplificadores de la parte frontal analógica en lugar de conectar a tierra. Este concepto es relativo a todos las partes (...)
Design guide: PDF
Esquema: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos