Este diseño de referencia para sistemas de adquisición de datos (DAQ) de alto rendimiento optimiza la etapa de potencia con el fin de reducir el consumo de potencia y minimizar el efecto de la EMI del regulador de conmutación mediante el uso del convertidor buck LMS3635-Q1. Estos diseños de referencia ofrecen una mejora en eficiencia del 7.2 % en la mayoría de las corrientes de carga ligera en comparación con el convertidor buck LM53635, el cual alcanza un SFDR de 125.25 dB, un rango dinámico libre de espurios (SFDR) de 99 dB y un ENOB de 16.1.
Funciones
- Diseño de potencia que minimiza el impacto de la EMI de CC a CC en el rendimiento del sistema
- Dos canales ADC SAR de 20 bits
- Diseño de referencia frontal modular para sistemas de gran cantidad de canales que se pueden repetir
- Señal de entrada de hasta ±4 V (diferencial de 8 Vpp)