SN74LVC1G34

ACTIVO

Búfer único de 1.65 V a 5.5 V

Detalles del producto

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 Supply current (max) (µA) 1 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 32 Supply current (max) (µA) 1 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YFP) 4 1 mm² 1 x 1 DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 DSBGA (YZV) 4 1.5625 mm² 1.25 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the ultra small 0.64mm2 package (DPW) with 0.5mm pitch
  • Supports 5V VCC operation
  • Inputs accept voltages to 5.5V
  • Provides down translation to VCC
  • Maximum tpd of 3.5ns at 3.3V
  • Low power consumption, 1µA maximum ICC
  • ±24mA output drive at 3.3V
  • Ioff supports live insertion, partial power down mode, and back drive protection
  • Latch-up performance exceeds 100mA per JESD 78, Class II
  • ESD protection exceeds JESD 22
    • 2000V human-body model (A114A)
    • 200V machine model (A115A)
    • 1000V charged-device model (C101)
  • Available in the ultra small 0.64mm2 package (DPW) with 0.5mm pitch
  • Supports 5V VCC operation
  • Inputs accept voltages to 5.5V
  • Provides down translation to VCC
  • Maximum tpd of 3.5ns at 3.3V
  • Low power consumption, 1µA maximum ICC
  • ±24mA output drive at 3.3V
  • Ioff supports live insertion, partial power down mode, and back drive protection
  • Latch-up performance exceeds 100mA per JESD 78, Class II
  • ESD protection exceeds JESD 22
    • 2000V human-body model (A114A)
    • 200V machine model (A115A)
    • 1000V charged-device model (C101)

This single buffer gate is designed for 1.65V to 5.5V VCC operation.

The SN74LVC1G34 device performs the Boolean function Y = A in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC Operating range.

The SN74LVC1G34 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8mm × 0.8mm.

This single buffer gate is designed for 1.65V to 5.5V VCC operation.

The SN74LVC1G34 device performs the Boolean function Y = A in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC Operating range.

The SN74LVC1G34 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8mm × 0.8mm.

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
SN74AUP1G07 ACTIVO Búfer único de baja potencia de 0.8 V a 3.6 V con salidas de drenaje abierto Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)
SN74AUP1G34 ACTIVO Búfer único de baja potencia de 0.8 V a 3.6 V Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 32
Tipo Título Fecha
* Data sheet SN74LVC1G34 Single Buffer Gate datasheet (Rev. O) PDF | HTML 28 oct 2025
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 26 jul 2021
Application brief Redrive Digital Signals PDF | HTML 16 jul 2021
Application note Drive Transmission Lines With Logic PDF | HTML 20 oct 2020
Selection guide Little Logic Guide 2018 (Rev. G) 06 jul 2018
Application note Designing and Manufacturing with TI's X2SON Packages 23 ago 2017
Selection guide Logic Guide (Rev. AB) 12 jun 2017
White paper Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A) 01 may 2017
Application note How to Select Little Logic (Rev. A) 26 jul 2016
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 02 dic 2015
User guide LOGIC Pocket Data Book (Rev. B) 16 ene 2007
Product overview Design Summary for WCSP Little Logic (Rev. B) 04 nov 2004
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 08 jul 2004
Application note Selecting the Right Level Translation Solution (Rev. A) 22 jun 2004
User guide Signal Switch Data Book (Rev. A) 14 nov 2003
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 06 nov 2003
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 18 dic 2002
Application note Texas Instruments Little Logic Application Report 01 nov 2002
Application note TI IBIS File Creation, Validation, and Distribution Processes 29 ago 2002
More literature Standard Linear & Logic for PCs, Servers & Motherboards 13 jun 2002
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 22 may 2002
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 10 may 2002
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 27 mar 2002
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 01 dic 1997
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 01 ago 1997
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 01 jun 1997
Application note LVC Characterization Information 01 dic 1996
Application note Input and Output Characteristics of Digital Integrated Circuits 01 oct 1996
Application note Live Insertion 01 oct 1996
Design guide Low-Voltage Logic (LVC) Designer's Guide 01 sep 1996
Application note Understanding Advanced Bus-Interface Products Design Guide 01 may 1996
Selection guide Logic Guide (Rev. AC) PDF | HTML 01 jun 1994

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

5-8-LOGIC-EVM — Módulo de evaluación de lógico genérico para encapsulados DCK, DCT, DCU, DRL y DBV,de 5- a 8-pines

EVM flexible diseñado para admitir cualquier dispositivo que tenga un encapsulado DCK, DCT, DCU, DRL o DBV y entre 5 y 8 pines.
Guía del usuario: PDF
Modelo de simulación

SN74LVC1G34 Behavioral SPICE Model

SCEM630.ZIP (7 KB) - PSpice Model
Modelo de simulación

SN74LVC1G34 IBIS Model (Rev. C)

SCEM387C.ZIP (45 KB) - IBIS Model
Diseños de referencia

PMP22339 — Diseño de referencia de convertidor SEPIC de alto voltaje de 800 W para la carga de baterías de resp

Este diseño de referencia del cargador de batería del convertidor SEPIC de 800 W no aislado en modo de conducción discontinua (DCM) proporciona una tensión y corriente de salida ajustables. La tensión de salida se puede ajustar de 282 V a 400 V ajustando una tensión de CC externa entre 0 V y 3 V. (...)
Guía del usuario: PDF
Esquema: PDF
Diseños de referencia

PMP10594 — Diseño de referencia de cargador de batería Buck-Boost síncrono de 4 interruptores con una eficienci

El PMP10594 es un diseño de referencia de convertidor buck-boost sincrónico de 4 interruptores que utiliza el controlador LM5175 para aplicaciones de cargador de baterías. El punto de ajuste de la tensión de salida se puede ajustar mediante una señal PWM en el rango de 7.1 V a 9.2 V. La (...)
Test report: PDF
Esquema: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
DSBGA (YFP) 4 Ultra Librarian
DSBGA (YZP) 5 Ultra Librarian
DSBGA (YZV) 4 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos