製品詳細

Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (Mbps) 400 Input signal LVDS Output signal TTL, LVTTL Rating Automotive Operating temperature range (C) -40 to 125
Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 2 Supply voltage (V) 3.3 Signaling rate (Mbps) 400 Input signal LVDS Output signal TTL, LVTTL Rating Automotive Operating temperature range (C) -40 to 125
SOIC (D) 8 19 mm² 4.9 x 3.9
  • 車載アプリケーション用に AECQ-100 認定済み
    • 温度グレード 1:-40°C~+125°C、TA
  • 400Mbps (200MHz) を超えるスイッチング速度
  • 差動スキュー:50ps (標準値)
  • チャネル間スキュー:0.1ns (標準値)
  • 最大伝搬遅延:2.5ns
  • 3.3V 電源の設計
  • フロースルーのピン配置
  • パワーダウン時高インピーダンスのLVDS入力
  • 低消費電力の設計(3.3V 静的で 18mW)
  • LVDS 入力は LVDS/CML/LVPECL 信号に対応
  • ANSI/TIA/EIA-644 規格に準拠
  • SOIC パッケージで供給
  • 車載アプリケーション用に AECQ-100 認定済み
    • 温度グレード 1:-40°C~+125°C、TA
  • 400Mbps (200MHz) を超えるスイッチング速度
  • 差動スキュー:50ps (標準値)
  • チャネル間スキュー:0.1ns (標準値)
  • 最大伝搬遅延:2.5ns
  • 3.3V 電源の設計
  • フロースルーのピン配置
  • パワーダウン時高インピーダンスのLVDS入力
  • 低消費電力の設計(3.3V 静的で 18mW)
  • LVDS 入力は LVDS/CML/LVPECL 信号に対応
  • ANSI/TIA/EIA-644 規格に準拠
  • SOIC パッケージで供給

DS90LV028AQ はデュアル CMOS 差動ライン・レシーバで、超低消費電力、低ノイズ、高いデータ速度を必要とするアプリケーション用に設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用し、400Mbps (200MHz) を超えるデータ速度をサポートするよう設計されています。

DS90LV028AQ は低電圧 (標準値 350mV) の差動入力信号を受信し、3V CMOS 出力レベルへ変換します。DS90LV028AQ にはフロースルー設計が採用されているため、PCB レイアウトが容易です。

DS90LV028AQ と、対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。

DS90LV028AQ はデュアル CMOS 差動ライン・レシーバで、超低消費電力、低ノイズ、高いデータ速度を必要とするアプリケーション用に設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用し、400Mbps (200MHz) を超えるデータ速度をサポートするよう設計されています。

DS90LV028AQ は低電圧 (標準値 350mV) の差動入力信号を受信し、3V CMOS 出力レベルへ変換します。DS90LV028AQ にはフロースルー設計が採用されているため、PCB レイアウトが容易です。

DS90LV028AQ と、対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン互換製品。
DS90LV028A-Q1 アクティブ 車載対応、LVDS デュアル差動ライン・レシーバ This product offers the same functionality in a 79% smaller package.

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS90LV028AQ-Q1 車載用 LVDS デュアル差動ライン・レシーバ データシート (Rev. H 翻訳版) PDF | HTML 最新の英語版をダウンロード (Rev.I) PDF | HTML 2019年 8月 26日
アプリケーション・ノート LVDS for Noise Reduction in Motor Drive 2018年 9月 27日
アプリケーション・ノート How Far, How Fast Can You Operate LVDS Drivers and Receivers? 2018年 8月 3日
アプリケーション・ノート LVDS Input Termination and Biasing 2018年 5月 16日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

DS90LV027A-28AEVM — DS90LV027A-28AEVM

The DS90LV027A-28A is an evaluation module designed for performance and functional evaluation of the Texas Instruments DS90LV027A LVDS dual  differential driver and DS90LV028A LVDS dual differential line receiver. With this kit, users can quickly evaluate the output waveform characteristics (...)
TI.com で取り扱いなし
シミュレーション・モデル

DS90LV028A IBIS Model

SNLM018.ZIP (4 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー・ガイド: PDF
英語版をダウンロード (Rev.A): PDF
リファレンス・デザイン

TIDA-01022 — DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
回路図: PDF
リファレンス・デザイン

TIDA-010122 — マルチチャネル AFE システム向け、データ・コンバータの DDC と NCO の同期機能のリファレンス・デザイン

このリファレンス・デザインは、mMIMO (massive multiple input multiple output、マッシブ MIMO)、フェーズド・アレイ・レーダー、通信ペイロードなど、新登場の 5G 採用アプリケーションに関係する同期設計の課題解決に役立ちます。一般的な RF フロント・エンドの場合、アンテナ、低ノイズ・アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、また、A/D コンバータ、数値制御発振器 (NCO)、デジタル・ダウン・コンバータ (DDC) (...)
回路図: PDF
リファレンス・デザイン

TIDA-010132 — レーダーと電子戦の各アプリケーション向け、マルチチャネル RF トランシーバのリファレンス・デザイン

This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that (...)
回路図: PDF
リファレンス・デザイン

TIDA-010128 — 12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン

このリファレンス・デザインは、RF サンプリング A/D コンバータ (ADC) をタイム・インターリーブ構成で使用して、20.8GSPS のサンプリング・システムを実現する方法を提示しています。タイム・インターリーブという方式は、サンプリング・レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング・クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
回路図: PDF
リファレンス・デザイン

TIDA-01028 — 高速オシロスコープと広帯域デジタイザ向け、12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン

このリファレンス・デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。タイム・インターリーブを行う 2 個の RF サンプリング ADC を使用しています。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス・デザインは、ADC12DJ3200 のノイズレス・アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型 ADC に特有の不整合を最小化し、SNR、ENOB、SFDR (...)
回路図: PDF
リファレンス・デザイン

TIDA-01027 — 12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン

This reference design demonstrates an efficient, low-noise five-rail power supply design for very high-speed Data Acquisition (DAQ) systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency-synchronized and phase-shifted in order to minimize input current ripple and (...)
回路図: PDF
リファレンス・デザイン

TIDA-010131 — レーダー、ワイヤレス、5G テスタ向け、マルチチャネル RF トランシーバ・クロッキングのリファレンス・デザイン

フェーズドアレイ・レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ・フロント・エンドは、同期マルチトランシーバ・シグナル・チェーンを必要とします。各トランシーバ・シグナル・チェーンは高速 A/D コンバータ(ADC)と D/A (...)
回路図: PDF
リファレンス・デザイン

TIDA-01021 — DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
回路図: PDF
リファレンス・デザイン

TIDA-01024 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)
回路図: PDF
リファレンス・デザイン

TIDA-01023 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ