パッケージ情報
| パッケージ | ピン数 NFBGA (ZXH) | 80 |
| 動作温度範囲 (℃) -40 to 85 |
| パッケージ数量 | キャリア 576 | JEDEC TRAY (5+1) |
SN65LVDS301 の特徴
- FlatLink™3G シリアル・インターフェイス・テクノロジー
- SN65LVDS302 などの FlatLink3G レシーバと互換性あり
- 入力は 24 ビット RGB ビデオ・モード・インターフェイスをサポート
- 24 ビット RGB データ、3 つの制御ビット、1 つのパリティ・ビット、および 1、2、または 3 つの差動ライン上で送信される 2 つの予約ビット
- SubLVDS 差動電圧レベル
- 最大 1755Mbps の実効データ・スループット
- 消費電力を節約するための 3 つの動作モード
- アクティブ・モード QVGA 17.4mW (標準値)
- アクティブ・モード VGA 28.8mW (標準値)
- シャットダウン・モード 0.5µA (標準値)
- スタンバイ・モード 0.5µA (標準値)
- バス・スワップにより PCB レイアウトの柔軟性を向上
- 1.8V の電源電圧
- ESD 定格 > 2kV (HBM)
- 4MHz～65MHz のピクセル・クロック範囲
- すべての CMOS 入力でのフェイルセーフ
- パッケージ：80 ピン、5mm × 5mm nFBGA
- 非常に低い EMI は SAE J1752/3 「M」 仕様に適合
SN65LVDS301 に関する概要
SN65LVDS301 シリアライザ・デバイスは、27 のパラレル・データ入力を 1、2、または 3 つの SubLVDS (Sub-Low-Voltage Differential Signaling) シリアル出力に変換します。パラレル CMOS 入力インターフェイスから、24 のピクセル・ビットと 3 つの制御ビットを持つシフト・レジスタをロードします。27 のデータ・ビットに加えて、パリティ・ビットと 2 つの予約ビットが 30 ビットのデータ・ワードに追加されます。各ワードは、ピクセル・クロック (PCLK) によってデバイスにラッチされます。パリティ・ビット (奇数パリティ) により、レシーバはシングル・ビット・エラーを検出できます。シリアル・シフト・レジスタは、使用するシリアル・リンクの数に応じて、ピクセル・クロックのデータ・レートの 30 倍、15 倍、または 10 倍でアップロードされます。ピクセル・クロックのコピーは、別の差動出力に出力されます。
通常、FPC ケーブルは SN65LVDS301 とディスプレイを相互接続します。パラレル信号と比較して、LVDS301 の出力は相互接続の EMI を 20dB 以上大幅に低減します。デバイス自体の電磁放射は非常に低く、SAE J1752/3 「M」 仕様に適合しています。( を参照)
SN65LVDS301 は、-40℃～85℃の周囲温度での動作を特徴としています。すべての CMOS 入力にはフェイルセーフ機能があり、電源投入時の損傷から保護し、電源投入時にデバイス入力へ電流が流れるのを防ぎます。V DD が 0V～1.65V であれば、すべての CMOS 入力に最大 2.165V の入力電圧を印加できます。