SN74CB3Q3251
- 高帯域幅のデータ パス (最高最大 500MHz)
- IDTQS3VH251 デバイスに相当します
- デバイスの電源オン時とオフ時の両方で 5V 許容の I/O
- 動作範囲全体にわたって小さく平坦なオン抵抗 (ron) 特性 (標準値 ron = 4Ω)
- データ I/O ポートのレール ツー レール スイッチング
- VCC = 3.3V で 0 ～ 5V のスイッチング
- VCC = 2.5V で 0 ～ 3.3V のスイッチング
- 伝播遅延がゼロに近い双方向データ フロー
- 低い入力/出力容量により負荷および信号歪みが最小化 (Cio(OFF) = 3.5pF、標準値)
- 高いスイッチング周波数 (fOE = または fS = 20MHz、最大値)。CB3Qファミリの性能特性の詳細情報については、TI のアプリケーション ノートCBT-C、CB3T、CB3Q 信号スイッチ ファミリを参照してください。
- データおよび制御入力にアンダーシュート クランプ ダイオードを搭載しています。
- 低消費電力 (ICC = 1mA、標準値)
- 2.3V～3.6V の範囲の VCC で動作
- データ I/O は 0 ～ 5V の信号レベルに対応 (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V)
- 制御入力は、TTL または 5V / 3.3V CMOS 出力で駆動可能
- Ioff により部分的パワーダウン モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 準拠で ESD 性能を試験済み
- 人体モデルで 2000V (A114B、クラス II)
- 1000V、デバイス帯電モデル (C101)
- デジタルとアナログの両方のアプリケーションに対応：PCI インターフェイス、差動信号インターフェイス、メモリ インターリーブ、バス アイソレーション、低歪み信号ゲーティング。
SN74CB3Q3251 は高帯域の FET バス スイッチで、チャージ ポンプを使用してパス トランジスタのゲート電圧を上昇させ、低い平坦な ON 抵抗 (ron) を実現します。オン抵抗が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力 (I/O) ポートでのレール ツー レール スイッチングをサポートします。本デバイスはデータ I/O の静電容量が小さいため、データ バスの容量性負荷と信号歪みも最小限に抑えることができます。高帯域幅アプリケーションに対応するために特別に設計された SN74CB3Q3251 は、ブロードバンド通信、ネットワーク、データ集約型コンピューティング システムに理想的な、最適化されたインターフェイス ソリューションを提供します。
SN74CB3Q3251 は、単一の出力イネーブル (OE) 入力を備えた 1:8 マルチプレクサ / デマルチプレクサです。セレクト (S0、S1、S2) 入力は、マルチプレクサ/デマルチプレクサのデータ パスを制御します。OE が Low のとき、マルチプレクサ / デマルチプレクサは有効で、A ポートは B ポートに接続され、ポート間で双方向のデータ フローが可能になります。OE を High にすると、マルチプレクサ / デマルチプレクサは無効になり、A と B のポート間は高インピーダンス状態になります。
このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。電源切断時にデバイスに電流が逆流することによる損傷を Ioff 回路が防止します。デバイスは、電源オフ時は絶縁されています。
電源投入または電源切断時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCC に結線する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74CB3Q3251 1:8 FET マルチプレクサ/デマルチプレクサ、2.5V-3.3V 低電圧高 帯域バス スイッチ | PDF | HTML | PDF | HTML | 2026/08/21 | |
| アプリケーション・ノート | テキサス インスツルメンツの信号スイッチの選定 | PDF | HTML | PDF | HTML | 2026/06/29 | ||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 | |||
| アプリケーション概要 | Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) | PDF | HTML | 2021/01/06 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
LEADLESS-ADAPTER1 — TI の 6、8、10、12、14、16、20 ピン リードレス パッケージのテスト向けの表面実装から DIP ヘッダへのアダプタ
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
| SSOP (DBQ) | 16 | Ultra Librarian |
| TVSOP (DGV) | 16 | Ultra Librarian |
| VQFN (RGY) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。