データシート
SN74CB3Q3251
</li>
<li>Rail-to-Rail Switching on Data I/O Ports<br>
– 0- to 5-V Switching With 3.3-V V<sub>CC</sub><br>
– 0- to 3.3-V Switching With 2.5-V V<sub>CC</sub></li>
<li>Bidirectional Data Flow With Near-Zero
Propagation Delay</li>
<li>Low Input/Output Capacitance Minimizes
Loading and Signal Distortion<br>
(C<sub>io(OFF)</sub> = 3.5 pF Typ)</li>
<li>Fast Switching Frequency<br>
(f<sub>OE\</sub> or f<sub>S</sub> = 20 MHz Max)</li>
<li>Data and Control Inputs Provide Undershoot
Clamp Diodes</li>
<li>Low Power Consumption (I<sub>CC</sub> = 1 mA Typ)</li>
<li>V<sub>CC</sub> Operating Range From 2.3 V to 3.6 V</li>
<li>Data I/Os Support 0- to 5-V Signaling Levels
(0.8 V, 1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5 V)</li>
<li>Control Inputs Can Be Driven by TTL or
5-V/3.3-V CMOS Outputs</li>
<li>I<sub>off</sub> Supports Partial-Power-Down Mode
Operation</li>
<li>Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II</li>
<li>ESD Performance Tested Per JESD 22<br>
– 2000-V Human-Body Model (A114-B,
Class II)<br>
– 1000-V Charged-Device Model (C101)</li>
<li>Supports Both Digital and Analog
Applications: PCI Interface, Differential Signal
Interface, Memory Interleaving, Bus Isolation,
Low-Distortion Signal Gating</li></ul>
<p><small></small></p></div>
</ti-view-more>
<div class=)
</li>
<li>Rail-to-Rail Switching on Data I/O Ports<br>
– 0- to 5-V Switching With 3.3-V V<sub>CC</sub><br>
– 0- to 3.3-V Switching With 2.5-V V<sub>CC</sub></li>
<li>Bidirectional Data Flow With Near-Zero
Propagation Delay</li>
<li>Low Input/Output Capacitance Minimizes
Loading and Signal Distortion<br>
(C<sub>io(OFF)</sub> = 3.5 pF Typ)</li>
<li>Fast Switching Frequency<br>
(f<sub>OE\</sub> or f<sub>S</sub> = 20 MHz Max)</li>
<li>Data and Control Inputs Provide Undershoot
Clamp Diodes</li>
<li>Low Power Consumption (I<sub>CC</sub> = 1 mA Typ)</li>
<li>V<sub>CC</sub> Operating Range From 2.3 V to 3.6 V</li>
<li>Data I/Os Support 0- to 5-V Signaling Levels
(0.8 V, 1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5 V)</li>
<li>Control Inputs Can Be Driven by TTL or
5-V/3.3-V CMOS Outputs</li>
<li>I<sub>off</sub> Supports Partial-Power-Down Mode
Operation</li>
<li>Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II</li>
<li>ESD Performance Tested Per JESD 22<br>
– 2000-V Human-Body Model (A114-B,
Class II)<br>
– 1000-V Charged-Device Model (C101)</li>
<li>Supports Both Digital and Analog
Applications: PCI Interface, Differential Signal
Interface, Memory Interleaving, Bus Isolation,
Low-Distortion Signal Gating</li></ul>
<p><small></small></p></div>
</div>
</ti-tab-panel>
<ti-tab-panel
tab-title=)
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74CB3Q3251 データシート (Rev. A) | 2005/03/23 | |||
| アプリケーション・ノート | テキサス インスツルメンツの信号スイッチの選定 | PDF | HTML | PDF | HTML | 2026/06/29 | ||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 | |||
| アプリケーション概要 | Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) | PDF | HTML | 2021/01/06 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
インターフェイス・アダプタ
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
インターフェイス・アダプタ
LEADLESS-ADAPTER1 — TI の 6、8、10、12、14、16、20 ピン リードレス パッケージのテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADLESS1 ボードは、TI の一般的なリードレス パッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 このボードには、TI の DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT、YZP 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントが用意されています。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
| SSOP (DBQ) | 16 | Ultra Librarian |
| TVSOP (DGV) | 16 | Ultra Librarian |
| VQFN (RGY) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。