SN74CB3Q3253

アクティブ

3.3V、4:1、2 チャネル FET バス スイッチ

製品詳細

Protocols Analog Configuration 4:1 Number of channels 2 Bandwidth (MHz) 500 Ron (typ) (mΩ) 3500 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Supply current (typ) (µA) 700 Operating temperature range (°C) -40 to 85 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 64 COFF (typ) (pF) 3.5 CON (typ) (pF) 13 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 11000 VIH (min) (V) 1.7 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog Configuration 4:1 Number of channels 2 Bandwidth (MHz) 500 Ron (typ) (mΩ) 3500 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Supply current (typ) (µA) 700 Operating temperature range (°C) -40 to 85 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 64 COFF (typ) (pF) 3.5 CON (typ) (pF) 13 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 11000 VIH (min) (V) 1.7 VIL (max) (V) 0.8 Rating Catalog
TVSOP (DGV) 16 23.04 mm² (3.6 mm × 6.4 mm) TSSOP (PW) 16 32 mm² (5 mm × 6.4 mm) VQFN (RGY) 16 14 mm² (4 mm × 3.5 mm) SSOP (DBQ) 16 29.4 mm² (4.9 mm × 6 mm)
  • 高帯域データパス(最高500MHz)(1)
  • デバイスの電源オン時とオフ時の両方で5V許容のI/O
  • 動作範囲全体にわたって小さく平坦なオン抵抗(ron)特性(ron = 4Ω、標準値)
  • データI/Oポートのレール・ツー・レール・スイッチング
    • 3.3V VCCで0~5Vのスイッチング
    • 2.5V VCCで0~3.3Vのスイッチング
  • 伝播遅延がゼロに近い双方向データ・フロー
  • 低い入力/出力容量により負荷および信号歪みが最小化(Cio(OFF) = 3.5pF、標準値)
  • 高いスイッチング周波数(fOE = 20MHz、最大値)
  • データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
  • 低い消費電力(ICC = 0.6mA、標準値)
  • 2.3V~3.6Vの範囲のVCCで動作
  • データI/Oは0~5Vの信号レベルに対応(0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V)
  • 制御入力をTTLまたは5V/3.3V CMOS出力で駆動可能
  • Ioffにより部分的パワーダウン・モードをサポート
  • JESD 78, Class II準拠で100mA超のラッチアップ性能
  • ESD性能はJESD 22に準拠しテスト済み
    • 人体モデルで2000V (A114-B、クラス II)
    • 荷電デバイス・モデルで1000V (C101)
  • デジタルとアナログの両方のアプリケーションに対応: USBインターフェイス、差動信号インターフェイス・バス絶縁、低歪の信号ゲーティング (1)

(1)CB3Qファミリの性能特性の詳細情報については、TIのアプリケーション・レポート『CBT-C、CB3T、CB3Q信号スイッチ・ファミリ』 (SCDA008)を参照してください。

  • 高帯域データパス(最高500MHz)(1)
  • デバイスの電源オン時とオフ時の両方で5V許容のI/O
  • 動作範囲全体にわたって小さく平坦なオン抵抗(ron)特性(ron = 4Ω、標準値)
  • データI/Oポートのレール・ツー・レール・スイッチング
    • 3.3V VCCで0~5Vのスイッチング
    • 2.5V VCCで0~3.3Vのスイッチング
  • 伝播遅延がゼロに近い双方向データ・フロー
  • 低い入力/出力容量により負荷および信号歪みが最小化(Cio(OFF) = 3.5pF、標準値)
  • 高いスイッチング周波数(fOE = 20MHz、最大値)
  • データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
  • 低い消費電力(ICC = 0.6mA、標準値)
  • 2.3V~3.6Vの範囲のVCCで動作
  • データI/Oは0~5Vの信号レベルに対応(0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V)
  • 制御入力をTTLまたは5V/3.3V CMOS出力で駆動可能
  • Ioffにより部分的パワーダウン・モードをサポート
  • JESD 78, Class II準拠で100mA超のラッチアップ性能
  • ESD性能はJESD 22に準拠しテスト済み
    • 人体モデルで2000V (A114-B、クラス II)
    • 荷電デバイス・モデルで1000V (C101)
  • デジタルとアナログの両方のアプリケーションに対応: USBインターフェイス、差動信号インターフェイス・バス絶縁、低歪の信号ゲーティング (1)

(1)CB3Qファミリの性能特性の詳細情報については、TIのアプリケーション・レポート『CBT-C、CB3T、CB3Q信号スイッチ・ファミリ』 (SCDA008)を参照してください。

SN74CB3Q3253デバイスは高帯域のFETバス・スイッチで、チャージ・ポンプを使用してパス・トランジスタのゲート電圧を上昇させ、低い平坦なオン抵抗(ron)を実現します。オン抵抗が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力(I/O)ポートでのレール・ツー・レール・スイッチングをサポートします。

SN74CB3Q3253デバイスは高帯域のFETバス・スイッチで、チャージ・ポンプを使用してパス・トランジスタのゲート電圧を上昇させ、低い平坦なオン抵抗(ron)を実現します。オン抵抗が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力(I/O)ポートでのレール・ツー・レール・スイッチングをサポートします。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74CB3Q3253 デュアル1:4 FETマルチプレクサ/デマルチプレクサ、2.5V~3.3V低電圧高帯域バス・スイッチ データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2018/06/28
アプリケーション・ノート テキサス インスツルメンツの信号スイッチの選定 PDF | HTML PDF | HTML 2026/06/29
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021/12/01
アプリケーション概要 Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 2021/01/06

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
インターフェイス・アダプタ

LEADLESS-ADAPTER1 — TI の 6、8、10、12、14、16、20 ピン リードレス パッケージのテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADLESS1 ボードは、TI の一般的なリードレス パッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  このボードには、TI の DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT、YZP 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントが用意されています。
ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

HSPICE MODEL OF SN74CB3Q3253

SCEJ209.ZIP (96 KB) - HSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

SN74CB3Q3253 IBIS Model

SCDM060.ZIP (25 KB) - IBIS モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TVSOP (DGV) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ