SN74CB3Q3306A
- High-Bandwidth Data Path (up to 500MHz)
- 5V Tolerant I/Os With Device Powered Up or Powered Down
- Low and Flat ON-State Resistance (ron) Characteristics Over Operating Range (ron = 4Ω Typ)
- Rail-to-Rail Switching on Data I/O Ports
- 0 to 5V Switching With 3.3V VCC
- 0 to 3.3V Switching With 2.5V VCC
- Bidirectional Data Flow With Near-Zero Propagation Delay
- Low Input and Output Capacitance Minimizes Loading and Signal Distortion (Cio(OFF) = 3.5pF Typ)
- Fast Switching Frequency (fOE = 20MHz Max)
- Data and Control Inputs Provide Undershoot Clamp Diodes
- Low Power Consumption (ICC = 0.25mA Typ)
- VCC Operating Range From 2.3V to 3.6V
- Data I/Os Support 0 to 5V Signaling Levels (0.8V, 1.2V, 1.5V, 1.8V, 2.5V, 3.3V, 5V)
- Control Inputs Can Be Driven by TTL or 5V/3.3V CMOS Outputs
- Ioff Supports Partial-Power-Down Mode Operation
- Latch-Up Performance Exceeds 100mA Per JESD 78, Class II
- ESD Performance Tested Per JESD 22
- 2000V Human-Body Model (A114-B, Class II)
- 1000V Charged-Device Model (C101)
- Supports Both Digital and Analog Applications: USB Interface, Differential Signal Interface, Bus Isolation, Low-Distortion Signal Gating
The SN74CB3Q3306A device is a high-bandwidth FET bus switch using a charge pump to elevate the gate voltage of the pass transistor, providing a low and flat ON-state resistance (ron). The low and flat ON-state resistance allows for minimal propagation delay and supports rail-to-rail switching on the data input/output (I/O) ports. The device also features low data I/O capacitance to minimize capacitive loading and signal distortion on the data bus. Specifically designed to support high-bandwidth applications, the SN74CB3Q3306A device provides an optimized interface option appropriate for broadband communications, networking, and data-intensive computing systems.
The SN74CB3Q3306A device is organized as two 1-bit switches with separate output-enable (1 OE, 2 OE) inputs. It can be used as two 1-bit bus switches or as one 2-bit bus switch. When OE is low, the associated 1-bit bus switch is ON and the A port is connected to the B port, allowing bidirectional data flow between ports. When OE is high, the associated 1-bit bus switch is OFF, and a high-impedance state exists between the A and B ports.
The SN74CB3Q3306A device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry prevents damaging current backflow through the device when it is powered down. The device has isolation during power off.
To confirm the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74CB3Q3306A Dual FET Bus Switch 2.5V/3.3V Low-Voltage High-Bandwidth Bus Switch データシート (Rev. F) | PDF | HTML | 2026/09/24 | ||
| アプリケーション・ノート | テキサス インスツルメンツの信号スイッチの選定 | PDF | HTML | PDF | HTML | 2026/06/29 | ||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 | |||
| アプリケーション概要 | Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) | PDF | HTML | 2021/01/06 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DIP-ADAPTER-EVM — DIP アダプタの評価基板
DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。
DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています：
- D と U（SOIC-8）
- PW（TSSOP-8）
- DGK（MSOP-8、VSSOP-8）
- DBV（SOT23-6、SOT23-5、SOT23-3）
- DCK（SC70-6、SC70-5）
- DRL（SOT563-6）
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
TIDEP0054 — サブステーション オートメーションに最適な PRP（Parallel Redundancy Protocol、並列冗長性プロトコル）イーサネットのリファレンス デザイン
このリファレンス デザインは、スマート グリッドの送配電ネットワークで使用するサブステーション オートメーション機器を想定した、高信頼性で低レイテンシのネットワーク通信を提示します。このデザインは、PRU-ICSS (プログラマブル リアルタイム ユニット産業用通信サブシステム) を使用して、IEC 62439 規格で規定されている PRP (Parallel Redundancy Protocol、並列冗長性プロトコル) 仕様をサポートしています。このリファレンス デザインは、FPGA (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
| VSSOP (DCU) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。