SN74CBT3126

アクティブ

標準的な 74xx126 タイプのピン配置、5V、1:1 (SPST)、4 チャネル汎用 FET バス・スイッチ

製品詳細

Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 1:1 SPST Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 5.5 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 4 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 22000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Configuration 1:1 SPST Number of channels 4 Bandwidth (MHz) 200 Supply voltage (max) (V) 5.5 Ron (typ) (mΩ) 5000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Operating temperature range (°C) -40 to 85 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 4 OFF-state leakage current (max) (µA) 1 Ron (max) (mΩ) 22000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
SOIC (D) 14 51.9 mm² 8.65 x 6 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 SSOP (DBQ) 16 29.4 mm² 4.9 x 6 TSSOP (PW) 14 32 mm² 5 x 6.4 VQFN (RGY) 14 12.25 mm² 3.5 x 3.5
  • Standard ’126-Type Pinout (D, DB, DGV, and PW Packages)
  • 5- Switch Connection Between Two Ports
  • TTL-Compatible Input Levels
  • Latch-Up Performance Exceeds 250 mA Per JESD 17

  • Standard ’126-Type Pinout (D, DB, DGV, and PW Packages)
  • 5- Switch Connection Between Two Ports
  • TTL-Compatible Input Levels
  • Latch-Up Performance Exceeds 250 mA Per JESD 17

The SN74CBT3126 quadruple FET bus switch features independent line switches. Each switch is disabled when the associated output-enable (OE) input is low.

To ensure the high-impedance state during power up or power down, OE should be tied to GND through a pullup resistor; the minimum value of the resistor is determined by the current-sourcing capability of the driver.

The SN74CBT3126 quadruple FET bus switch features independent line switches. Each switch is disabled when the associated output-enable (OE) input is low.

To ensure the high-impedance state during power up or power down, OE should be tied to GND through a pullup resistor; the minimum value of the resistor is determined by the current-sourcing capability of the driver.

ダウンロード

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
TMUX1511 アクティブ 電源オフ保護機能搭載、1.8V 入力ロジック対応、5V、1:1 (SPST)、4 チャネル アナログ スイッチ Upgraded 3-GHz bandwidth, 2-Ω RON, and 1.8-V logic support
比較対象デバイスと同等の機能で、ピン互換製品
SN74CBT3125C アクティブ –2V アンダーシュート保護機能搭載、5V、1:1 (SPST)、4 チャネル FET バス スイッチ Active-low version
SN74CBTLV3126 アクティブ 3.3V、1:1 (SPST)、4 チャネル FET バス スイッチ Lower voltage range

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74CBT3126 データシート (Rev. K) 2003年 10月 6日

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​