SN74CBT3383C

アクティブ

–2V アンダーシュート保護機能搭載、5V、クロスポイント / 交換スイッチ向け、10 チャネル FET バス スイッチ

製品詳細

Protocols Analog Configuration Crosspoint/exchange Number of channels 10 Bandwidth (MHz) 200 Ron (typ) (mΩ) 3000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Operating temperature range (°C) -40 to 85 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 8 CON (typ) (pF) 18.5 OFF-state leakage current (max) (µA) 10 Ron (max) (mΩ) 12000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
Protocols Analog Configuration Crosspoint/exchange Number of channels 10 Bandwidth (MHz) 200 Ron (typ) (mΩ) 3000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 5.5 Operating temperature range (°C) -40 to 85 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 8 CON (typ) (pF) 18.5 OFF-state leakage current (max) (µA) 10 Ron (max) (mΩ) 12000 VIH (min) (V) 2 VIL (max) (V) 0.8 Rating Catalog
SSOP (DBQ) 24 51.9 mm² (8.65 mm × 6 mm) TSSOP (PW) 24 49.92 mm² (7.8 mm × 6.4 mm) SOIC (DW) 24 159.65 mm² (15.5 mm × 10.3 mm)
  • 最大 -2V の A および B ポートのオフ・アイソレーション用アンダーシュート保護
  • 伝播遅延がゼロに近い双方向データ・フロー
  • 低いオン抵抗 (ron) 特性 (ron = 3Ω:標準値)
  • 低い入力および出力容量により負荷および信号歪みが最小化 (Cio(OFF) = 8pF:標準値)
  • データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
  • 低消費電力 (ICC = 3µA:最大値)
  • 4V~5.5V のデータ I/O で動作する VCC は、0~5V の信号レベル (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V) をサポート
  • 制御入力を TTL または 5V/3.3V CMOS 出力で駆動可能
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22−2000V 人体モデル (A114-B、Class II) − 1000V 荷電デバイス・モデル (C101) に準拠した ESD 性能テスト済み
  • デジタルとアナログの両方のアプリケーションに対応:PCI インターフェイス、メモリ・インターリーブ、バス絶縁、低歪みの信号ゲーティング
  • 最大 -2V の A および B ポートのオフ・アイソレーション用アンダーシュート保護
  • 伝播遅延がゼロに近い双方向データ・フロー
  • 低いオン抵抗 (ron) 特性 (ron = 3Ω:標準値)
  • 低い入力および出力容量により負荷および信号歪みが最小化 (Cio(OFF) = 8pF:標準値)
  • データおよび制御入力にアンダーシュート・クランプ・ダイオードを搭載
  • 低消費電力 (ICC = 3µA:最大値)
  • 4V~5.5V のデータ I/O で動作する VCC は、0~5V の信号レベル (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V) をサポート
  • 制御入力を TTL または 5V/3.3V CMOS 出力で駆動可能
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22−2000V 人体モデル (A114-B、Class II) − 1000V 荷電デバイス・モデル (C101) に準拠した ESD 性能テスト済み
  • デジタルとアナログの両方のアプリケーションに対応:PCI インターフェイス、メモリ・インターリーブ、バス絶縁、低歪みの信号ゲーティング

SN74CBT3383C は、オン抵抗 (ron) が低いため伝播遅延を最小限に低減できる高速 TTL 互換 FET バス・スイッチです。 SN74CBT3383C の A および B ポートのアクティブ・アンダーシュート保護回路は、アンダーシュート・イベントを検出し、スイッチが適切なオフ状態に維持されるようにすることで、最大 -2V のアンダーシュートを保護します。

SN74CBT3383C は、10 ビットのバス・スイッチ、または単一の出力イネーブル (BE) 入力を持つ 5 ビットのバス交換スイッチとして構成され、4 つの信号ポート間でデータを交換できます。セレクト (BX) 入力は、バス交換スイッチのデータ・パスを制御します。BE が Low のとき、A ポートは B ポートに接続され、ポート間の双方向データ・フローが可能になります。BE が High のとき、A ポートと B ポートの間に高インピーダンス状態が存在します。

このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff 機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、BE はプルアップ抵抗経由で VCC に接続されます。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74CBT3383C は、オン抵抗 (ron) が低いため伝播遅延を最小限に低減できる高速 TTL 互換 FET バス・スイッチです。 SN74CBT3383C の A および B ポートのアクティブ・アンダーシュート保護回路は、アンダーシュート・イベントを検出し、スイッチが適切なオフ状態に維持されるようにすることで、最大 -2V のアンダーシュートを保護します。

SN74CBT3383C は、10 ビットのバス・スイッチ、または単一の出力イネーブル (BE) 入力を持つ 5 ビットのバス交換スイッチとして構成され、4 つの信号ポート間でデータを交換できます。セレクト (BX) 入力は、バス交換スイッチのデータ・パスを制御します。BE が Low のとき、A ポートは B ポートに接続され、ポート間の双方向データ・フローが可能になります。BE が High のとき、A ポートと B ポートの間に高インピーダンス状態が存在します。

このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff 機能により、電源オフ時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、BE はプルアップ抵抗経由で VCC に接続されます。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート SN74CBT3383C 10 ビット FET バス交換スイッチ / 5V バス・スイッチ –2V アンダーシュート保護機能搭載 データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2022/12/20
アプリケーション・ノート テキサス インスツルメンツの信号スイッチの選定 PDF | HTML PDF | HTML 2026/06/29
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021/12/01
アプリケーション概要 Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 2021/01/06

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。  TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SSOP (DBQ) 24 Ultra Librarian
TSSOP (PW) 24 Ultra Librarian
SOIC (DW) 24 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ