UCC21541
8V UVLO 機能搭載、デュアル入力、ディセーブル・ピン採用、DW パッケージ封止、5.7kVrms、1.5A/2.5A、デュアルチャネル絶縁型ゲート・ドライバ
UCC21541
- Wide body package options
- DW SOIC-16: pin-2-pin to UCC21520
- DWK SOIC-14: 3.3 mm Ch-2-Ch spacing
- Up to 4-A peak source and 6-A peak sink output
- Up to 18-V VDD output drive supply
- 5-V and 8-V VDD UVLO Options
- CMTI greater than 100 V/ns
- Switching parameters:
- 40-ns maximum propagation delay
- 5-ns maximum delay matching
- 5.5-ns maximum pulse-width distortion
- 35-µs maximum VDD power-up delay
- Resistor-programmable dead time
- TTL and CMOS compatible inputs
- Safety-related certifications:
- 8000-VPK reinforced isolation per DIN V VDE V 0884-11:2017-01
- 5700-VRMS isolation for 1 minute per UL 1577
- CQC certification per GB4943.1-2011
The UCC2154x is an isolated dual channel gate driver family designed with up to 4-A/6-A peak source/sink current to drive power MOSFET, IGBT, and GaN transistors. UCC2154x in DWK package also offers 3.3-mm minimum channel-to-channel spacing which facilitates higher bus voltage.
The UCC2154xfamily can be configured as two low-side drivers, two high-side drivers, or a half-bridge driver. The input side is isolated from the two output drivers by a 5.7-kVRMS isolation barrier, with a minimum of 100-V/ns common-mode transient immunity (CMTI).
Protection features include: resistor programmable dead time, disable feature to shut down both outputs simultaneously, integrated de-glitch filter that rejects input transients shorter than 5ns, and negative voltage handling for up to –2V spikes for 200ns on input and output pins. All supplies have UVLO protection.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | UCC2154x Reinforced Isolation Dual-Channel Gate Driver With 3.3-mm Channel-to-Channel Spacing Option データシート (Rev. D) | PDF | HTML | 2021年 1月 4日 | ||
証明書 | UCC21540 CQC Certificate of Product Certification | 2023年 8月 17日 | ||||
アプリケーション・ノート | The Use and Benefits of Ferrite Beads in Gate Drive Circuits | PDF | HTML | 2021年 12月 16日 | |||
証明書 | CQC19001226951 | 2021年 2月 5日 | ||||
試験報告書 | Peak Efficiency at 99%, 585-W High-Voltage Buck Reference Design | 2020年 4月 24日 | ||||
技術記事 | How to achieve higher system robustness in DC drives, part 3: minimum input pulse | 2018年 9月 19日 | ||||
EVM ユーザー ガイド (英語) | Using the UCC21540EVM | 2018年 7月 27日 | ||||
技術記事 | How to achieve higher system robustness in DC drives, part 2: interlock and deadtime | 2018年 5月 30日 | ||||
技術記事 | How to achieve higher system robustness in DC drives, part 1: negative voltage | 2018年 4月 17日 | ||||
技術記事 | Why capacitive isolation: a vital building block for sensors in smart cities | 2018年 1月 16日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。
UCC21540EVM — チャネル間に 3.3mm のスペースを確保した 5.0kVrms 絶縁型デュアル・チャネル・ゲート・ドライバの評価モジュール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TIDA-010210 — GaN ベース、11kW、双方向、3 相 ANPC (アクティブ中性点クランプ型) のリファレンス・デザイン
PMP40500 — 54VDC 入力、12V 42A 出力のハーフブリッジのリファレンス・デザイン
パッケージ | ピン数 | ダウンロード |
---|---|---|
SOIC (DW) | 16 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating / リフローピーク温度
- MTBF/FIT 推定値
- 材料 (内容)
- 認定試験結果
- 継続的な信頼性モニタ試験結果
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。