UCC21541
8V UVLO 機能搭載、デュアル入力、ディセーブル・ピン採用、DW パッケージ封止、5.7kVrms、1.5A/2.5A、デュアルチャネル絶縁型ゲート・ドライバ
UCC21541
- 汎用：デュアル・ローサイド、デュアル・ハイサイド、またはハーフ・ブリッジ・ドライバ
- 広幅ボディのパッケージ・オプション
- DW SOIC-16：UCC21520 とピン互換
- DWK SOIC-14：3.3mm のチャネル間スペーシング
- 100V/ns を超える同相過渡耐性 (CMTI)
- 最大 4A のピーク・ソースと 6A のピーク・シンク出力
- 3V～5.5V の入力 VCCI 範囲
- 最高 18V の VDD 出力駆動電源
- 8V の VDD UVLO
- スイッチング・パラメータ
- 28ns (標準値) の伝搬遅延
- 最小パルス幅：10ns
- 最大遅延マッチング：5ns
- 最大パルス幅歪み：5.5ns
- 抵抗によりデッド・タイムをプログラム可能
- TTL および CMOS 互換の入力
- グリッチ除去フィルタを内蔵
- I/O の負電圧耐性：-2V、200ns
- 絶縁バリアの寿命：40 年超
- 最高 12.8VPK のサージ耐性
- 出力時のアクティブ・プルダウン保護
- 安全性関連の認定 (予定)
- DIN V VDE V 0884-11:2017-01 および DIN EN 61010-1 に準拠した絶縁耐圧：8000VPK
- UL 1577 に準拠した絶縁耐圧：5700VRMS (1 分間)
- GB4943.1-2011 準拠の CQC 認定
UCC2154x は、パワー MOSFET、IGBT、GaN トランジスタを駆動するために最大 4A/6A のピーク・ソース/シンク電流を持つよう設計された絶縁デュアル・チャネル・ゲート・ドライバ・ファミリです。また、DWK パッケージの UCC21540 は、より高いバス電圧に対応する 3.3mm の最小チャネル間隔も提供します。
UCC2154x ファミリは、2 つのローサイド・ドライバ、2 つのハイサイド・ドライバ、または 1 つのハーフ・ブリッジ・ドライバとして構成可能です。入力側は、5.7kVRMS の絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 100V/ns 以上です。
保護機能として、抵抗によりプログラム可能なデッド・タイム、両方の出力を同時にシャットダウンするディセーブル機能、5ns 未満の入力過渡を除去する内蔵グリッチ除去フィルタ、入力/出力ピンでの最大 -2V、200ns までのスパイクに対する負電圧耐性があります。すべての電源がUVLO保護機能を備えています。
技術資料
= TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
9 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | UCC21540、UCC21541 3.3mm チャネル間隔オプション搭載、強化絶縁型デュアルチャネル・ゲート・ドライバ データシート (Rev. B 翻訳版) | PDF | HTML | 最新の英語版をダウンロード (Rev.D) | PDF | HTML | 2019年 9月 5日 |
| アプリケーション・ノート | The Use and Benefits of Ferrite Beads in Bate Drive Circuits | PDF | HTML | 2021年 12月 16日 | |||
| 証明書 | CQC19001226951 | 2021年 2月 5日 | ||||
| 試験報告書 | Peak Efficiency at 99%, 585-W High-Voltage Buck Reference Design | 2020年 4月 24日 | ||||
| 技術記事 | How to achieve higher system robustness in DC drives, part 3: minimum input pulse | 2018年 9月 19日 | ||||
| EVM ユーザー ガイド (英語) | Using the UCC21540EVM | 2018年 7月 27日 | ||||
| 技術記事 | How to achieve higher system robustness in DC drives, part 2: interlock and deadtime | 2018年 5月 30日 | ||||
| 技術記事 | Boosting efficiency for your solar inverter designs | 2018年 5月 24日 | ||||
| 技術記事 | How to achieve higher system robustness in DC drives, part 1: negative voltage | 2018年 4月 17日 |
設計および開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。
評価ボード
UCC21540EVM — チャネル間に 3.3mm のスペースを確保した 5.0kVrms 絶縁型デュアル・チャネル・ゲート・ドライバの評価モジュール
UCC21540EVM is designed for evaluating UCC21540, which is an isolated dual-channel gate driver with 4-A source and 6-A sink peak current capability. This EVM serves as a reference design for driving power MOSFETs with up to 18V drive voltage, UCC21540 pin function identification, components (...)
シミュレーション・ツール
PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン
TIDA-010210 — GaN ベース、11kW、双方向、3 相 ANPC (アクティブ中性点クランプ型) のリファレンス・デザイン
このリファレンス・デザインは、GaN (窒化ガリウム) をベースとする 3 レベルの 3 相 ANPC (アクティブ中性点クランプ型) インバータ電力段を実装するための設計テンプレートを提示します。高速スイッチング・パワー・デバイスを使用すると、100kHz を上回る高周波数でパワー・デバイスのスイッチングを実施できます。この場合、フィルタで使用する磁気素子のサイズを小型化し、電力段の電力密度を高めることができます。マルチレベル・トポロジ採用により、600V 定格のパワー・デバイスを、最大 1,000V というそれより高い DC (...)
リファレンス・デザイン
PMP40500 — 54VDC 入力、12V 4A 出力のハーフブリッジのリファレンス・デザイン
12V、42A を出力するこのハーフ・ブリッジのリファレンス・デザインは、有線ネットワーキング型のキャンパス / ブランチ・スイッチで使用するバス・コンバータを意図しています。このデザインは、高効率を達成し、さまざまな保護機能 (過電流、短絡) を搭載しています。このデザインは、3kVRMS の基本絶縁型と機能絶縁型いずれかのゲート・ドライバである UCC21220D、UCC21220AD、UCC21222D と、5.7kVRMS 強化絶縁型ゲート・ドライバである UCC21540D、UCC21540DWK、UCC21541DW の効率比較を提示しています。
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| SOIC (DW) | 16 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating / リフローピーク温度
- MTBF/FIT 推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。