ADC12DJ5200RF
- ADC core:
- 12-bit resolution
- Up to 10.4GSPS in single-channel mode
- Up to 5.2GSPS in dual-channel mode
- Performance specifications:
- Noise floor (–20dBFS, VFS =
1VPP-DIFF):
- Dual-channel mode: –151.8dBFS/Hz
- Single-channel mode: –154.4dBFS/Hz
- ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
- Noise floor (–20dBFS, VFS =
1VPP-DIFF):
- Buffered analog inputs with VCMI of
0V:
- Analog input bandwidth (–3dB): 8GHz
- Usable input frequency range: > 10GHz
- Full-scale input voltage (VFS, default): 0.8VPP
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- 4x, 8x, 16x and 32x complex decimation
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 4W
- Power supplies: 1.1V, 1.9V
The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
관심 가지실만한 유사 제품
비교 대상 장치보다 업그레이드된 기능을 지원하는 즉각적 대체품.
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12DJ5200RFEVM — ADC12DJ5200RF - RF 샘플링 12비트 듀얼 5.2GSPS 또는 싱글 10.4GSPS ADC 평가 모듈
TRF1208-ADC12DJ5200RFEVM — ADC12DJ5200RF을 갖춘 고속 RF 샘플링 완전 차동 증폭기용 TRF1208 평가 모듈
ANNAP-3P-WWDM60 — Annapolis Microsystems 4채널 ADC, 2채널 DAC FPGA 메자닌 카드, 최고 10GSPS
SLWC120 — TSW14J57 ADC12DJ5200RF Reference Design Firmware
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
ADC12DJ5200RF-CALC — ADC12DJ5200RF 입력 네트워크 최대 눈금 계산 툴입니다.
ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
이 Excel 계산기는 시스템 설계자가 직접 RF 샘플링 리시버의 설계 및 디버깅을 간소화할 수 있는 방법을 제공합니다. 주파수 계획, 아날로그 필터링 및 데시메이션 필터 스퍼 위치의 세 가지 기능을 제공합니다.
개념 단계에서 주파수 계획 툴을 사용하면 차단 이벤트 중 스퓨리어스 프리 동적 범위(SFDR)를 최적화하기 위해 ADC 샘플링 속도와 입력 주파수 위치를 모두 미세 조정할 수 있습니다. 일부 설계는 두 가지 모두에 유연성을 제공합니다. L-대역 리시버나 무선 인프라 기지국 같이 고정 주파수 대역을 처리하고 샘플링 속도 (...)
SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package
TIDA-010128 — 12비트 디지타이저용 확장 가능한 20.8GSPS 레퍼런스 설계
TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계
TIDA-01028 — 고속 오실로스코프 및 광대역 디지타이저를 위한 12.8GSPS 아날로그 프론트 엔드 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
| FCCSP (ZEG) | 144 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.