ADC12DJ4000RF
- ADC core:
- 12-bit resolution
- Up to 8 GSPS in single-channel mode
- Up to 4 GSPS in dual-channel mode
- Performance specifications:
- Noise floor (–20 dBFS, VFS = 1 VPP-DIFF):
- Dual-channel mode: –152.3 dBFS/Hz
- Single-channel mode: –155.0 dBFS/Hz
- ENOB (dual channel, FIN = 2.4 GHz): 8.8 Bits
- Noise floor (–20 dBFS, VFS = 1 VPP-DIFF):
- Buffered analog inputs with VCMI of 0 V:
- Analog input bandwidth (–3 dB): 8 GHz
- Usable input frequency range: > 10 GHz
- Full-scale input voltage (VFS, default): 0.8 VPP
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19-fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16 Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- 4x, 8x, 16x and 32x complex decimation
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power (Diff): +26.5 dBm (+ 27.5 dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 3.7 W
- Power supplies: 1.1 V, 1.9 V
The ADC12DJ4000RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. ADC12DJ4000RF can be configured as a dual-channel, 4 GSPS ADC or single-channel, 8 GSPS ADC. Support of a useable input frequency range of up to 10 GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ4000RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16 Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
기술 문서
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC12DJ4000RF 8-GSPS Single-Channel or 4-GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) datasheet (Rev. B) | PDF | HTML | 2023/02/08 |
| EVM User's guide | ADCxxDJxx00RF-TRF1208 Evaluation Module User's Guide | PDF | HTML | 2021/10/12 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12DJ4000RFEVM — ADC12DJ4000RF 평가 모듈 - 4GSPS 듀얼 또는 8GSPS 단일 채널, RF 샘플링, 12비트 ADC용
ADC12DJ4000RF 평가 모듈(EVM)은 ADC12DJ4000RF를 평가하기 위한 플랫폼입니다. ADC12DJ4000RF는 버퍼링된 아날로그 입력을 지원하는 저전력, 12비트, 듀얼 채널, 4 GSPS 또는 싱글 채널 8 GSPS, RF 샘플링 ADC(아날로그-디지털 컨버터)로, 프로그래머블 NCO(숫자 제어 오실레이터) 및 데시메이션 설정을 지원하는 통합 디지털 다운 컨버터(프로그래머블 12비트 및 8비트 ADC 출력 포함)로, JESD204B/C 인터페이스를 사용합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 (...)
TI-JESD204-IP — TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 컨버터 JMODE 간에 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | 다운로드 |
|---|---|---|
| FCCSP (AAV) | 144 | 옵션 보기 |
| FCCSP (ZEG) | 144 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.