DAC37J82
- Resolution: 16-Bit
- Maximum Sample Rate:
- DAC37J82: 1.6 GSPS
- DAC38J82: 2.5 GSPS
- Maximum Input Data Rate: 1.23GSPS
- JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC synchronization
- On-Chip Very Low Jitter PLL
- Selectable 1x -16x Interpolation
- Independent Complex Mixers with
48-bit NCO/ or ±n×Fs/8 - Wideband Digital Quadrature Modulator
Correction - Sinx/x Correction Filters
- Fractional Sample Group Delay Correction
- Flexible Routing to Four Analog Outputs
via Output Multiplexer - 3/4-Wire Serial Control Bus (SPI)
- Integrated Temperature Sensor
- JTAG Boundary Scan
- Pin-compatible with Quad-channel
DAC37J84/DAC38J84 - Power Dissipation: 1.1W at 2.5GSPS
- Package: 10x10mm, 144-Ball Flip-Chip BGA
The pin-compatible DAC37J82/DAC38J82 family is a very low power, 16-bit, dual-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface. The maximum input data rate is 1.23 GSPS.
Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.
The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.
A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
DAC37J82/DAC38J82 family provides four analog outputs, and the data from the internal two digital paths can be routed to any two out of these four DAC outputs via the output multiplexer.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | DAC3xJ82 Dual-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters with 12.5 Gbps JESD204B Interface datasheet (Rev. B) | PDF | HTML | 2014. 5. 6 | |
| 애플리케이션 노트 | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017. 9. 27 | |||
| 애플리케이션 노트 | System solution for avionics & defense | 2015. 9. 23 | |||
| 백서 | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015. 3. 19 | |||
| EVM User's guide | Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) | 2014. 9. 15 | |||
| 설계 가이드 | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013. 8. 14 | |||
| 애플리케이션 노트 | High Speed, Digital-to-Analog Converters Basics (Rev. A) | 2012. 10. 23 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DAC37J82EVM — DAC37J82 듀얼 채널, 16비트, 1.6GSPS, 1x-16x 보간 DAC 평가 모듈
The DAC3XJ8XEVM is an evaluation module (EVM) designed to evaluate the DAC3XJ8X family of high-speed, JESD204B interface DACs (DAC37J82, DAC37J84, DAC38J82, DAC38J84). The EVM includes an onboard clocking solution (LMK04828), transformer coupled outputs, full power solution, and easy-to-use (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
SLAC644 — DAC3XJ8XEVM Software
TIDA-00335 — 고대역폭, 고주파수 트랜스미터 레퍼런스 디자인
This design illustrates the circuit modifications required to support high bandwidth and high frequency applications using current source DACs like the DAC38J84 with the TRF3704 modulator. The TRF3704 is a 6 GHz modulator capable of supporting wide BB bandwidths. The (...)
TIDA-00409 — 1GHz 대역폭 듀얼 채널 트랜스미터(최대 4GHz) 레퍼런스 디자인
The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO. The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)
TIDA-00996 — 동기화된 멀티 트랜스미터 레퍼런스 디자인: 여러 DAC의 시간 정렬 방법
최신 모바일 통신 시스템의 범위, 데이터 전송률 및 안정성을 더 높이기 위해 시스템 설계자들은 공간적 다양성과 공간 멀티플렉싱의 조합을 달성하기 위해 다중 안테나 트랜스미터 시스템에 더욱 중점을 두고 있습니다. 이러한 구현은 경로 손실과 전송 매체의 다중 경로 효과를 추가적으로 보상할 수 있습니다. 또한 이러한 구현은 잠재적으로 범위와 데이터 전송률을 높이고 안정성을 향상시킬 수 있습니다. 또한 빔 형성 기법이 있는 다중 안테나 시스템을 사용하면 트랜스미터 에너지를 더 잘 집중시킬 수 있으며, 시스템은 트랜스미터 범위를 늘리면서 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.