SN74AUP1G80
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Performance Tested Per JESD 22
- 2000-V Human-Body Model
(A114-B, Class II) - 1000-V Charged-Device Model (C101)
- 2000-V Human-Body Model
- Available in the Texas Instruments NanoStar™ Package
- Low Static-Power Consumption
(ICC = 0.9 µA Maximum) - Low Dynamic-Power Consumption
(Cpd = 4.3 pF Typical at 3.3 V) - Low Input Capacitance (Ci = 1.5 pF Typical)
- Low Noise – Overshoot and Undershoot <10% of VCC
- Ioff Supports Partial-Power-Down Mode Operation
- Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
(Vhys = 250 mV Typical at 3.3 V) - Wide Operating VCC Range of 0.8 V to 3.6 V
- Optimized for 3.3-V Operation
- 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
- tpd = 4.4 ns Maximum at 3.3 V
- Suitable for Point-to-Point Applications
The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).
This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.
NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
관심 가지실만한 유사 제품
비교 대상 장치보다 업그레이드된 기능을 지원하는 드롭인 대체품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
9개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | SN74AUP1G80 Low-Power Single Positive-Edge-Triggered D-Type Flip-Flop datasheet (Rev. F) | PDF | HTML | 2017/07/20 |
| Application brief | Understanding Schmitt Triggers (Rev. B) | PDF | HTML | 2025/04/17 | |
| Application note | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 | |
| Selection guide | Little Logic Guide 2018 (Rev. G) | 2018/07/06 | ||
| Application note | Designing and Manufacturing with TI's X2SON Packages | 2017/08/23 | ||
| Selection guide | Logic Guide (Rev. AB) | 2017/06/12 | ||
| Application note | How to Select Little Logic (Rev. A) | 2016/07/26 | ||
| Application note | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004/07/08 | ||
| Selection guide | Logic Guide (Rev. AC) | PDF | HTML | 1994/06/01 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈
5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
레퍼런스 디자인
TIDA-01056 — EMI를 최소화하면서 전원 공급 장치의 효율을 최적화하는 20비트 1MSPS DAQ 레퍼런스 설계
고성능 DAQ(데이터 수집) 시스템을 위한 이 레퍼런스 설계에서는 LMS3635-Q1 벅 컨버터를 사용하여 스위칭 레귤레이터로부터 EMI의 영향을 최소화하고 소비 전력을 줄이기 위해 전력 단계를 최적화합니다. 이 레퍼런스 설계는 LM53635 벅 컨버터에 비해 대부분의 저부하 전류에서 7.2%의 효율 개선 효과를 제공하며, 이는 125.25dB SFDR, 99dB SNR 및 16.1ENOB에 달하는 수치입니다.
레퍼런스 디자인
TIDA-01054 — 고성능 DAQ 시스템에서 EMI 효과를 제거하는 다중 레일 전원 레퍼런스 디자인
TIDA-01054 레퍼런스 설계를 이용하면 LM53635 벅 컨버터의 도움으로 16비트 이상의 DAQ(데이터 수집) 시스템에서 EMI의 성능 저하 효과를 제거할 수 있습니다. 벅 컨버터를 사용하면 설계가 EMI의 원치 않는 잡음 영향을 받지 않고도 전원 솔루션을 신호 경로 가까이에 배치하여 보드 공간을 절약할 수 있습니다. 이 설계를 사용하면 20비트 1MSPS SAR ADC를 사용했을 때 1000.13dB의 시스템 SNR 성능을 발휘합니다. 이는 외부 전원을 사용할 때 100.14dB의 SNR 성능과 거의 일치하는 것입니다.
레퍼런스 디자인
TIDA-01055 — 고성능 DAQ 시스템을 위한 ADC 전압 레퍼런스 버퍼 최적화 레퍼런스 디자인
고성능 DAQ 시스템용 TIDA-01055 레퍼런스 설계는 TI OPA837 고속 연산 증폭기를 사용하여 SNR 성능을 개선하고 소비 전력을 줄이기 위해 ADC 레퍼런스 버퍼를 최적화합니다. 이 장치는 복합 버퍼 구성에 사용되며 기존 연산 증폭기보다 22% 향상된 전력을 제공합니다. 버퍼가 통합된 전압 레퍼런스 소스는 채널 수가 많은 시스템에서 최적의 성능을 달성하는 데 필요한 구동 강도가 부족한 경우가 많습니다. 이 레퍼런스 설계는 여러 ADC를 구동할 수 있으며 18비트, 2-MSPS SAR ADC를 사용하여 (...)
레퍼런스 디자인
TIDA-01057 — 트루 10Vpp 차동 입력을 위해 신호 동적 범위를 20비트 ADC로 극대화하는 레퍼런스 설계
이 레퍼런스 설계는 20비트 차동 입력 ADC의 동적 범위를 개선하기 위해 고성능 DAQ(데이터 수집) 시스템을 위해 고안되었습니다. 많은 DAQ 시스템은 충분한 신호 동적 범위를 얻기 위해 넓은 FSR(최대 눈금 범위)에서 측정할 수 있는 기능을 필요로 합니다. SAR ADC를 위한 이전의 많은 레퍼런스 설계에서는 THS4551 FDA(완전 차동 증폭기)를 사용했습니다. 그러나 THS4551은 전압 레퍼런스가 5V인 SAR ADC의 동적 범위를 최대화하는 데 필요한 진정한 10Vpp 차동 출력(10V FSR)을 실현하기에는 (...)
레퍼런스 디자인
TIDA-01051 — 자동 테스트 장비에 대한 FPGA 활용률 및 데이터 처리량 최적화 레퍼런스 설계
TIDA-01051 레퍼런스 설계는 ATE(자동 테스트 장비)에 사용되는 것과 같이 채널 수가 매우 많은 DAQ(데이터 수집) 시스템에 대하여 최적화된 채널 밀도, 통합, 소비 전력, 클록 분배 및 신호 체인 성능 데모에 사용됩니다. TI의 DS90C383B와 같은 시리얼라이저를 사용하여 동시에 샘플링되는 ADC 출력 여러 개를 몇몇 LVDS 라인으로 합치면 호스트 FPGA가 처리해야 하는 핀 수가 대폭 줄어듭니다. 그 결과, FPGA 하나가 훨씬 많은 수의 DAQ 채널을 처리할 수 있고 보드 라우팅 복잡도가 대폭 완화됩니다.
레퍼런스 디자인
TIDA-01050 — 18비트 SAR 데이터 컨버터를 위해 최적화된 아날로그 프론트 엔드 DAQ 시스템 레퍼런스 디자인
TIDA-01050 레퍼런스 설계는 일반적으로 자동 테스트 장비와 관련된 통합, 전력 소비, 성능 및 클로킹 문제를 개선하는 것을 목표로 합니다. 이 설계는 모든 ATE 시스템에 적용되지만 대부분 많은 수의 입력 채널이 필요한 시스템에 적용됩니다.
레퍼런스 디자인
TIDA-01052 — 음극 공급 장치를 사용하여 풀 스케일 THD를 개선하는 ADC 드라이버 레퍼런스 디자인
TIDA-01052 레퍼런스 설계는 접지 대신 아날로그 프론트 엔드 드라이버 증폭기에서 음극 전압 레일을 사용하여 볼 수 있는 시스템 성능 증가를 강조하는 것을 목표로 합니다. 이 개념은 모든 아날로그 프론트 엔드에 해당하지만, 이 설계는 특히 자동 테스트 장비를 대상으로 합니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| DSBGA (YFP) | 6 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |
| X2SON (DSF) | 6 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치