首頁 時鐘與計時 時鐘緩衝器
首頁
時鐘與計時
時鐘緩衝器

CDCLVC1106

現行

低抖動 1:6 LVCMOS 扇出時脈緩衝器

立即訂購
產品規格表

CDCLVC1106

現行
產品規格表 立即訂購

產品詳細資料

Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

filter 尋找其它 時鐘緩衝器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
針腳對針腳的功能與所比較的裝置相同。
LMK1C1106 現行 6 通道輸出 LVCMOS 1.8-V 緩衝器 6-channel output LVCMOS 1.8-V buffer with increased performance and added features such as synchronous output enable
功能相似於所比較的產品。
LMK00105 現行 具通用輸入和 5 輸出的超低抖動 LVCMOS 扇出緩衝器/位準轉換器 Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator
CDCVF2310 現行 高性能 1:10 時鐘緩衝器，適用於一般應用，支援高達 105C 1:10 LVCMOS Buffer up to 200MHz

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family datasheet (Rev. B) PDF | HTML 2017/2/24
應用說明 How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer 2010/11/30

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

CDCLVC1112EVM — CDCLVC1112 評估模組

The CDCLVC1112 is a high-performance, low additive phase noise LVCMOS clock buffer. It has one LVCMOS input and twelve LVCMOS outputs. It has also an enable pin. This evaluation module (EVM) is designed to demonstrate the electrical performance of the CDCLVC1112. However, this EVM can also be (...)
支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

PP-SALB2-EVM — PP-SALB2-EVM 智慧放大器喇叭特性化基板評估模組 (學習板 2)

此電路板支援：TAS2555YZEVM、TAS2557EVM 及 TAS2559EVM。

智慧型放大器喇叭特性化基板與支援的 TI 智慧型放大器和 PurePath Console 軟體一起使用時，可讓使用者測量喇叭偏移、溫度及其他參數，以搭配 TI 智慧型放大器產品使用。  整個解決方案提供方便使用的逐步程序，引導您完成整個喇叭特性化程序。  完成特性化後，喇叭參數會自動載入 PurePath Console 中，以便開始進行微調，並透過喇叭保護功能獲得最佳音質。

支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

CDCLVC1102/03/04/06/08/10/12 IBIS Model (Rev. B)

SLLM088 (38 KB) - IBIS 模型
支援產品和硬體
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。

支援產品和硬體
設計工具

PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具

PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。

支援產品和硬體
參考設計

TIDA-01466 — 適用於超音波前端的低電壓、低雜訊電源參考設計

此參考設計為經過最佳化的電源供應器，專為超音波成像系統中八個 16 通道接收 AFE IC 供電。此設計使用單晶片 DC-DC 轉換器 + LDO 組合穩壓器，能在將 LDO 輸入設定在剛好略高於壓降電壓的情況下充分利用 LDO PSRR，從而在效率最大化的同時減少零件數量。  此外，超低雜訊 LDO 有助於從 A/D 轉換獲得最高解析度，進而提升影像品質。此設計能夠與主時脈和系統時脈頻率同步切換頻率，協助系統設計師應用簡單的濾波技術，去除接地迴路上的電源供應器切換雜訊，或使用擴頻時脈來降低 EMI。此外，此設計採用 eFuse 裝置，提供簡單彈性的過電流防護方式。
支援產品和硬體
參考設計

TIDA-01555 — 彈性介面 (PRU-ICSS) 參考設計，適用於使用多個 ADC 的同步、同調的 DAQ

此參考設計展示了連接多個高電壓雙極輸入、8 通道、多工輸入 SAR ADC (6) 與 Sitara Arm 處理器的介面實作，以使用程式化即時單元 (PRU-ICSS) 擴充輸入通道數量。ADC 配置為在所有 ADC 中同時取樣相同通道。此設計透過每個線路週期取樣 640 個樣本，強調 PRU-ICSS 處理 1536ksps (每個取樣 = 16 位元) 資料率的能力。在 50Hz 週期中，同步對應 6 個 ADC 中每通道 32ksps (每週期 640 個取樣*50Hz*6 個 ADC*8 通道 = 1536 ksps)。此外，第二個 PRU 用於對資料進行後處理，以實現一致的取樣。
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
TSSOP (PW) 14 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片