SN74AHC1G04
- Operating range 2 V to 5.5 V
- Max tpd of 6.5 ns at 5 V
- Low power consumption, 10-µA max ICC
- ±8-mA output drive at 5 V
- Schmitt-trigger action at all inputs makes the circuit tolerant for slower input rise and fall time
- Latch-up performance exceeds 250 mA per JESD 17
The SN74AHC1G04 contains one inverter gate. The device performs the Boolean function Y = A.
您可能會感興趣的類似產品
針腳對針腳的功能與所比較的裝置相同。
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74AHC1G04 Single Inverter Gate datasheet (Rev. V) | PDF | HTML | 2024/2/1 | ||
| Product overview | Configurable Timed Reset Using Discrete Logic (Rev. A) | PDF | HTML | 2023/5/2 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組
靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南:
PDF
參考設計
TIDA-01037 — 可實現最大 SNR 和取樣率的 20 位元 1 MSPS 隔離器最佳化資料採集參考設計
TIDA-01037 為 20 位元、1MSPS 隔離式類比輸入資料擷取參考設計，運用兩種不同的隔離器裝置，以最大化訊號鏈 SNR 和取樣率性能。針對需要低抖動的訊號，例如 ADC 取樣時脈，則使用 TI 的 ISO73xx 系列低抖動裝置，而 TI 的高速 ISO78xx 系列裝置則可用於最大化資料取樣率。將這兩個隔離器解決方案結合在一起，將跨隔離邊界的取樣時脈抖動降到最低，即可大幅提升高頻性能，並將隔離器訊號速率最大化，進而提升資料輸送量。運用 TI 進階 ADC multiSPITM 和來源同步功能，可實現其他改良。最後描述所有關鍵設計理論，並呈現測量結果。
參考設計
TIDA-01050 — 適用於 18 位元 SAR 資料轉換器的最佳化類比前端 DAQ 系統參考設計
TIDA-01050 參考設計旨在改善通常與自動測試設備相關的整合、功耗、性能和時脈問題。此設計適用於任何 ATE 系統，但最適用於需要大量輸入通道的系統。
參考設計
TIDA-01051 — 針對自動測試設備最佳化 FPGA 利用率和數據處理能力的參考設計
TIDA-01051 參考設計用於展示極高通道數資料擷取 (DAQ) 系統（例如自動測試設備 ATE 中使用的系統）在通道密度、整合度、功耗、時脈分配及訊號鏈效能方面的最佳化成果。透過使用串聯器（例如 TI 的 DS90C383B），將多個同時取樣的 ADC 輸出合併為數條 LVDS 線路，可大幅減少主控 FPGA 所需處理的針腳數量。 因此，單一 FPGA 可處理的 DAQ 通道數量將大幅增加，同時大幅簡化電路板佈線的複雜度。
參考設計
TIDA-01052 — 使用負電源輸入改進全幅 THD 的 ADC 驅動器參考設計
TIDA-01052 參考設計旨在突顯在類比前端驅動器放大器上使用負電壓軌而非接地時所出現的系統性能提升。此概念與所有類比前端相關，但此設計主要針對自動測試設備。
參考設計
TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計
TIDA-01054 參考設計藉由 LM53635 降壓轉換器，有助於消除 EMI 對大於 16 位元資料擷取 (DAQ) 系統的性能影響。降壓轉換器可讓設計人員將電源解決方案放置於靠近訊號路徑的位置，同時避免 EMI 雜訊劣化，並節省電路板空間。此設計使用 20 位元、1-MSPS SAR ADC，可實現 100.13dB 的系統 SNR 性能，幾乎可與使用外部電源時的 100.14dB SNR 性能相當。
參考設計
TIDA-01055 — 適用於高效能 DAQ 系統的 ADC 電壓參考緩衝器最佳化參考設計
高效能 DAQ 系統的 TIDA-01055 參考設計可將 ADC 參考緩衝器最佳化，以 TI OPA837 高速運算放大器提升 SNR 性能並減少功耗。此裝置用於複合緩衝器配置，相較於傳統運算放大器，可提供 22% 的電源改善。具備整合式緩衝器的電壓參考來源通常缺乏在高通道數系統中實現最佳化性能所需的驅動強度。 此參考設計可驅動多個 ADC，並使用 18 位元、2MSPS SAR ADC 實現 15.77 位元的系統 ENOB。
參考設計
TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計
此高效能資料採集 (DAQ) 系統參考設計可將功率級最佳化，以使用 LMS3635-Q1 降壓轉換器降低功耗，並將切換穩壓器 EMI 的影響降到最低。 相較於 LM53635 降壓轉換器，此參考設計在最輕負載電流下的效率提高 7.2%，達到 125.25dB SFDR、99dB SNR 和 16.1ENOB。
參考設計
TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計
此參考設計專為高效能資料擷取 (DAQ) 系統而設計，可改善 20 位元差動輸入 ADC 的動態範圍。許多 DAQ 系統都需要廣泛 FSR（全刻度範圍）的量測能力，才能獲得足夠的訊號動態範圍。早期許多 SAR ADC 參考設計都使用 THS4551 FDA（全差動放大器）。然而，THS4551 的最大電源限制為 5.4V，不足以實現真正的 10Vpp 差動輸出 (10V FSR)，而這正是最大化具有 5V 參考的 SAR ADC 動態範圍所必需的。此參考設計透過實作 TI 最新的 THS4561 FDA，探索真正 10Vpp 差動輸出的優點，THS4561 FDA 的最大電源為 (...)
參考設計
TIDA-01434 — 適用於 24 位元 ADC 的隔離式、無變壓器、雙極供電參考設計
這款隔離式、3.65mm 薄型參考設計可透過 24 位元 ΔΣ 類比轉數位轉換器 (ADC) 實現高度整合、雙極輸入與高性能解決方案。新型類比輸入模組需要在不同層面具備高性能，例如在相同空間大小下提供更高的通道密度，因此必須降低功耗，同時具備更廣泛的操作溫度範圍。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |