首頁 邏輯元件和電壓轉換 緩衝器、驅動器和收發器 非反相緩衝器和驅動器
首頁
邏輯元件和電壓轉換
緩衝器、驅動器和收發器
非反相緩衝器和驅動器

SN74LVC244A

現行

具有 3 態輸出的 8 通道 1.65-V 至 3.6-V 緩衝器

立即訂購
產品規格表

SN74LVC244A

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 8 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
PDIP (N) 20 228.702 mm² 24.33 x 9.4 SOIC (DW) 20 131.84 mm² 12.8 x 10.3 SOP (NS) 20 98.28 mm² 12.6 x 7.8 SSOP (DB) 20 56.16 mm² 7.2 x 7.8 TSSOP (PW) 20 41.6 mm² 6.5 x 6.4 TVSOP (DGV) 20 32 mm² 5 x 6.4 VQFN (RGY) 20 15.75 mm² 4.5 x 3.5 VQFN (RKS) 20 11.25 mm² 4.5 x 2.5 X1QFN (RWP) 20 8.25 mm² 3.3 x 2.5
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17
  • Operates from 1.65V to 3.6V
  • Inputs accept voltages to 5.5V
  • Specified from –40°C to +85°C and –40°C to +125°C
  • Maximum tpd of 5.9ns at 3.3V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2V at VCC = 3.3V, TA = 25°C
  • Supports mixed-mode signal operation on all ports (5V input or output voltage with 3.3V VCC)
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Can be used as a down translator to translate inputs from a maximum of 5.5V down to the VCC level
  • Available in ultra small logic QFN package (0.5mm maximum height)
  • Latch-up performance exceeds 250mA per JESD 17

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.

These octal bus buffers are designed for 1.65V to 3.6V VCC operation. The SN74LVC244A devices are designed for asynchronous communication between data buses.
filter 尋找其它 非反相緩衝器和驅動器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
SN74AUC244 現行 具有 3 態輸出的 8 通道、0.8-V 至 2.7-V 高速緩衝器 Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 29
類型 標題 日期
* Data sheet SN74LVC244A Octal Buffer or Driver with 3-State Outputs datasheet (Rev. AE) PDF | HTML 2025年 8月 10日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Application note Optimizing AC Drive Control Panel Systems With Logic and Translation Use Cases 2021年 1月 20日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Technical article The next-generation QFN: Do you have what it takes to use it? PDF | HTML 2016年 9月 14日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組

14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。

使用指南: PDF | HTML
TI.com 無法提供
開發板

14-24-NL-LOGIC-EVM — 適用於 14 針腳至 24 針腳無引線封裝的邏輯產品通用評估模組

14-24-NL-LOGIC-EVM 是一款靈活的評估模組 (EVM)，設計用於支援任何具有 14 針腳至 24 針腳 BQA、BQB、RGY、RSV、RJW 或 RHL 封裝的邏輯或轉換裝置。

使用指南: PDF | HTML
TI.com 無法提供
模擬型號

HSPICE Model for SN74LVC244A

SCAJ008.ZIP (114 KB) - HSpice Model
下載
模擬型號

SN74LVC244A Behavioral SPICE Model

SCAM102.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74LVC244A IBIS Model (Rev. C)

SCAM008C.ZIP (42 KB) - IBIS Model
下載
參考設計

TIDA-01233 — 超小型、靈活的 LED 擴展參考設計

本文件介紹兩項參考設計，分別採用具 3 態輸出暫存器的 SN74HC595B 8 位元移位暫存器，以及具 3 態輸出的 SN74LVC244A 八通道緩衝器，用以將微控制器上的三個通用輸出腳位擴展為八個甚至更多的輸出。這兩款裝置皆採用超小型 X2SON 封裝。七段顯示器驅動器參考設計著重於以可安裝於顯示模組下方的硬體，獨立控制七段顯示器中的八顆 LED。8×8 LED 矩陣參考設計旨在驅動排列為 8×8 矩陣的 64 顆 LED，並可透過面板化方式擴充為更大型的顯示系統。
Design guide: PDF
電路圖: PDF
參考設計

TIDEP0081 — 使用 66AK2L06 JESD204B 連接 ADC32RF80 的寬頻接收器參考設計

對於目前使用 FPGA 或 ASIC 將高速資料轉換器連接至基頻處理器的寬頻接收器系統開發人員而言，若需加快上市時程、提升效能並大幅降低成本、功耗與體積，這項參考設計即為理想解決方案。本參考設計包含首款廣泛可用、整合 JESD204B 介面與數位前端處理 (DFE) 的處理器。將 ADC32RF80 連接至 DAC38J84，能為航太與國防、測試與量測以及工業應用提供高效率解決方案。
Design guide: PDF
電路圖: PDF
參考設計

TIDEP0056 — 在 BeagleBone Black 上使用 PRU-ICSS 進行熱感列印的參考設計

可編程即時單元 — 工業通訊子系統 (PRU-ICSS) 是 AM335x SoC 的多用途元件，即使在執行非確定性作業系統，也可實現即時、確定性且快速的 GPIO 控制。此參考設計提供 PRU-ICSS 的具體使用案例與實作，可直接控制熱敏式印表機模組。  包含適用於 ARM 至 PRU 通訊的 C 程式碼範例，可驅動熱敏列印頭元件和步進馬達的即時 GPIO 針腳控制，以及 Pinmux 配置。
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
PDIP (N) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian
SOP (NS) 20 Ultra Librarian
SSOP (DB) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian
TVSOP (DGV) 20 Ultra Librarian
VQFN (RGY) 20 Ultra Librarian
VQFN (RKS) 20 Ultra Librarian
X1QFN (RWP) 20 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片