このリファレンス・デザインでは、シングルペア・イーサネット (SPE) 10BASE-T1L センサまたはアクチュエータのデジタル・バック・エンドを実装する例と、PoDL (Power over Data Lines) を使ってこのリファレンス・デザインに電力を供給する方法を示します。PoDL は IEEE802.3cg によって標準化されています。PoDL は、受電側デバイス (PD) から給電側機器 (PSE) に要求電力クラスを通知するためのシリアル通信分類プロトコル (SCCP) を含めて実装されています。

PoDL と一緒に SPE を実装するには、リファレンス・デザインのデータ側に、MAC (Media Access Controller) からケーブル上の MDI (Medium-Dependent Interface) にインターフェイスを変換するためのイーサネット PHY (DP83TD510E など) が必要です。MAC 側には、RGMII (Reduced Gigabit MII) などの MII (Media-Independent Interface) が使用されます。

この通信ラインに電力を重畳させるには、ライン上で電力とデータを分離する結合ネットワークと、必要なハンドシェイクを実行するデバイスの 2 つが必要です。この結合ネットワークは、低周波数成分 (特に DC) が電力部に供給され、高周波数成分が PHY へのデータとして扱われる周波数フィルタと見なすことができます。詳細については、「PoDL の PD と結合ネットワーク」のセクションを参照してください。標準のイーサネット PoE と同様、ハンドシェイクは重要な役割を果たします。つまり給電側機器 (PSE) は、電力供給に対応しているデバイスにのみ確実に電力を供給する必要があります。さもないと、機器が損傷します。このハンドシェイクについては、セクション 3.2 で詳細に説明します。

このリファレンス・デザインは、SPE インターフェイスの他に、A/D コンバータ (ADC) などに接続する各種拡張ボードを連結するための PHI コネクタと BoosterPack コネクタを使った柔軟なインターフェイスを備えています。このインターフェイスは、インターフェイスの接続先に応じて求められる各種電圧レベルに対応するため、複数のレベル・シフタを備えています。このインターフェイスは、Sitara プロセッサの統合制御安全システム (ICSS) の 1 つに接続されているため、幅広い種類のインターフェイスを実装できます。MCU Plus SDK には、ADS127 の実装例として、ICSS とプロセッサ間通信に実装された SPI (Serial Peripheral Interface) が含まれます。

本リファレンス・デザインは、開発とデバッグを簡素化するため、JTAG (Joint Test Action Group) アクセスと、絶縁型 USB (Universal Serial Bus) UART (Universal Asynchronous Receiver or Transmitter) インターフェイスとを備えています。アプリケーションを保存するには、オンボードのマイクロ SD (Secure Digital) カード・コネクタ、モジュールに内蔵された NOR フラッシュまたは eMMC を使います。ブート・モード・スイッチを使うと、最初に起動するペリフェラルを選択できます。

AM2434 を使ったモジュールの代わりに、ピン互換の AM6442 のモジュールを使う場合、このプロセッサも Arm Cortex-A53 コアを内蔵しているため、FreeRTOS™ だけでなく Linux® も実行できます。そのため、より高い処理能力を備えた Linux® ベースの SPE センサを構成できます。