JAJU898 july   2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1  DP83TD510E
      2. 2.3.2  AM2434
      3. 2.3.3  TPS2660
      4. 2.3.4  TPS79801-Q1
      5. 2.3.5  MSP430FR2476
      6. 2.3.6  TLV7031
      7. 2.3.7  ATL431
      8. 2.3.8  LM74700-Q1
      9. 2.3.9  TPS62825A
      10. 2.3.10 TPS61023
      11. 2.3.11 TLVM13630
      12. 2.3.12 LSF0108
  9. 3システム設計理論
    1. 3.1 電源
    2. 3.2 PoDL の PD と結合ネットワーク
    3. 3.3 Sitara テクノロジー・モジュール
    4. 3.4 ブート・モード
    5. 3.5 PHI および BoosterPack ヘッダ
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 ブート・スイッチの設定
      2. 4.1.2 リファレンス・デザインの使い方
    2. 4.2 ソフトウェア要件
      1. 4.2.1 PD ファームウェア
      2. 4.2.2 MCU ファームウェア
    3. 4.3 テスト構成
    4. 4.4 テスト結果
  11. 5設計とドキュメントのサポート
    1. 5.1 設計ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者

3.2 PoDL の PD と結合ネットワーク

PoDL を実装するには、データの経路と電力の経路を分離する必要があります。電力経路は受電側 (PD) が処理し、データ経路にはイーサネット PHY から直接信号が供給されます。

図 3-6 に、この結合ネットワークの実装の概略図を示します。PoDL を実現するには、容量性結合の代わりに小型トランスを 1 個使用します。これは、絶縁耐圧が高いためではなく、具体的には小型トランスが同相ノイズに対する耐性が高いためです。トランスに電力を重畳させるには、DC を遮断するためのコンデンサを挿入できるように、ケーブル側を分割巻きとするのが有効です。また、回路の終端挿入口に AC 同相終端も挿入できます。


GUID-20230525-SS0I-MCBM-578B-NSBCKJLL5FMS-low.svg

図 3-6 PoDL の実装

この回路のケーブル側にコモン・モード・チョークが配置されています。このチョークも、電源からのノイズをブロックするためのものです。そのため、コモン・モード・チョークはこの電流の定格を満たす必要があります。

PD につながる低周波数の経路には、差動モード・チョークが使われます。このインダクタンスは、イーサネット PHY からの信号のドループに直接影響を及ぼします。このインダクタンスが大きいほど、ドループは小さくなります。しかし、大きい値のインダクタは、より大型かつ高価です。そのため、その選択は常にこれらのパラメータのトレードオフとなります。ここで 2 つの別個のインダクタを使用することも可能ですが、必要なスペースも増大します。さまざまな実装を評価できるように、PCB はすべての磁気部品のために複数のフットプリントを備えています。

PD は、シリアル通信分類プロトコル (SCCP) を使用して、タイプ E および電力クラス 12 デバイスである給電側機器 (PSE) と通信するようにプログラムされています。受電側デバイス (PD) の実装の詳細については、『IEEE 802.3cg 10BASE-T1L PoDL (Power over Data Lines) デバイスの設計』アプリケーション・ノートを参照してください。