JAJSXE8 October   2025 DRV8311-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 SPI セカンダリ デバイス モードのタイミング
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  出力ステージ
      2. 7.3.2  制御モード
        1. 7.3.2.1 6x PWM モード (DRV8311S-Q1 および DRV8311H-Q1 バリアントのみ)
        2. 7.3.2.2 3x PWM モード (DRV8311S-Q1 および DRV8311H-Q1 バリアントのみ)
        3. 7.3.2.3 PWM 生成モード (DRV8311S-Q1 および DRV8311P-Q1 バリアント)
      3. 7.3.3  デバイス インターフェイス モード
        1. 7.3.3.1 シリアル・ペリフェラル・インターフェイス (SPI)
        2. 7.3.3.2 ハードウェア インターフェイス
      4. 7.3.4  AVDD リニア電圧レギュレータ
      5. 7.3.5  チャージ ポンプ
      6. 7.3.6  スルー レート制御
      7. 7.3.7  クロス導通 (デッド タイム)
      8. 7.3.8  伝搬遅延
      9. 7.3.9  ピン配置図
        1. 7.3.9.1 ロジック レベル入力ピン (内部プルダウン)
        2. 7.3.9.2 ロジック レベル入力ピン (内部プルアップ)
        3. 7.3.9.3 オープン ドレイン ピン
        4. 7.3.9.4 プッシュプル ピン
        5. 7.3.9.5 4 レベル入力ピン
      10. 7.3.10 電流センス アンプ
        1. 7.3.10.1 電流センス アンプの動作
        2. 7.3.10.2 電流センス アンプ オフセットの補正
      11. 7.3.11 保護
        1. 7.3.11.1 VM 電源低電圧ロックアウト (NPOR)
        2. 7.3.11.2 低電圧保護 (UVP)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 OCP ラッチ シャットダウン (OCP_MODE = 010b)
          2. 7.3.11.3.2 OCP 自動リトライ (OCP_MODE = 000b または 001b)
          3. 7.3.11.3.3 OCP 通知のみ (OCP_MODE = 011b)
          4. 7.3.11.3.4 OCP 無効 (OCP_MODE = 111b)
        4. 7.3.11.4 過熱保護
          1. 7.3.11.4.1 過熱警告 (OTW)
          2. 7.3.11.4.2 サーマル シャットダウン (OTSD)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 機能モード
        1. 7.4.1.1 スリープ モード
        2. 7.4.1.2 動作モード
        3. 7.4.1.3 フォルト リセット (CLR_FLT または nSLEEP リセット パルス)
    5. 7.5 SPI 通信
      1. 7.5.1 プログラミング
        1. 7.5.1.1 SPI および tSPI フォーマット
  9. 8 DRV8311-Q1 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 三相ブラシレス DC モーター制御
        1. 9.2.1.1 詳細な設計手順
          1. 9.2.1.1.1 モーター電圧
        2. 9.2.1.2 ドライバの伝搬遅延時間とデッド タイム
        3. 9.2.1.3 遅延補償
        4. 9.2.1.4 電流センシングと出力フィルタリング
        5. 9.2.1.5 アプリケーション曲線
    3. 9.3 三相ブラシレス DC tSPI モーター制御
      1. 9.3.1 詳細な設計手順
    4. 9.4 他のアプリケーション
    5. 9.5 電源に関する推奨事項
      1. 9.5.1 バルク コンデンサ
    6. 9.6 レイアウト
      1. 9.6.1 レイアウトのガイドライン
      2. 9.6.2 レイアウト例
      3. 9.6.3 熱に関する注意事項
        1. 9.6.3.1 消費電力と接合部温度の概算
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サポート・リソース
    2. 10.2 商標
    3. 10.3 静電気放電に関する注意事項
    4. 10.4 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.4.1.3 フォルト リセット (CLR_FLT または nSLEEP リセット パルス)

デバイスのフォルト状態がラッチされている場合、このデバイスは、パワー MOSFET とシステムを保護するために部分的シャットダウン状態に移行します。

障害状態が解消されると、SPI デバイスで CLR_FLT SPI ビットを設定するか、またはいずれかのインターフェイスで nSLEEP ピンにリセット パルスを印加することにより、デバイスを動作状態に戻すことができます。nSLEEP リセット パルス (tRST) は、nSLEEP ピンでの High → Low → High の遷移で構成されています。このシーケンスの Low 期間は tRST 時間枠内に収める必要があり、そうしないとデバイスが完全なシャットダウン シーケンスを開始します。リセット パルスがレギュレータ、デバイス設定、またはその他の機能ブロックに影響することはありません。